红外锁相放大器Word文件下载.docx

红外锁相放大器Word文件下载.docx

《红外锁相放大器Word文件下载.docx》由会员分享，可在线阅读，更多相关《红外锁相放大器Word文件下载.docx（14页珍藏版）》请在冰豆网上搜索。

100nV=100μV

然而，使用任何一种放大器都会给信号引入噪声。

性能良好的电路增加的噪声在5nV/

左右。

在这个例子中，假设放大器的带宽为200kHz，那么电路增加的宽带噪声等于公式2中计算出的值。

公式2:

5nV×

=2.2mV

换句话说，经过放大后，在期望频率上，噪声电平是信号电平的22倍。

可以在放大器前面加一个中心频率为40kHz的带通滤波器。

但即使是质量非常好的模拟滤波器，其品质因数Q也只有100。

注：

Q，称为品质因数，等于信号的中心频率除以半功率点处的带宽，用来描述滤波器滤波带宽的宽窄。

在该品质因数Q下，噪声信号仍然存在，如公式3所示。

公式3:

=100μV

其中Q=100

相对该噪声来说，100µ

V的信号仍然很难测量。

不过，由于相敏检测器的品质因数能够达到10000，因此该例中的噪声信号可以降到10µ

V，这使得测量原始信号成为可能。

2.2相敏检测器

相敏检测器是一种常见的信号处理单元，常用来将一个信号的频率从它的固定频率载波中解调出来。

如果两个信号相乘，由基础物理可知，所得信号由两个原始信号的和与差组成，公式4给出了它的表达式。

公式4：

在此基础上，Voutput进一步等于公式5计算出的值。

公式5：

如果将第二个信号定为参考信号，并令它的频率等于关注频率，那么输出将正比于输入信号的幅值和输入与参考信号之间的相位关系。

且输出信号的频率被调制为参考频率的两倍。

然后将输出信号通过一个低通滤波器滤波，频率为2ωt的信号被滤掉，剩下最终的直流信号。

通过调节低通滤波器的响应，任何具有不同相位关系和不同频率的干扰波都能被从最终结果中滤除。

因此，在考虑用数字解决方案之前，考虑模拟锁相放大器的基本操作是有用的。

2.3模拟锁相放大器

常规模拟锁相放大器的结构框图如图1所示。

该系统由一个输入放大器级组成，它将信号放大到一个合适的值，以用于进一步的处理，或在处理中进行阻抗变换。

然后使用带通滤波器来滤除任何干扰信号成分，无论是直流成分还是待测信号中的谐波成分。

系统的下一级是相敏检测器，也称为同步解调器或混频器。

该电路可采用多种形式，从对数放大器到专用四象限乘法器皆可。

输入信号与源于被测系统中的参考信号相乘。

由于参考信号必须与输入信号保持固定的相位关系，因此通常使用锁相环（Phase-LockedLoop，PLL）将输入信号与参考信号锁定。

在应用的器件中，一般常见的优良性能是双通道功能。

在这种情况下，输入信号与参考信号混在一起形成一个通道，输入信号与相位移动了90度的参考信号混在一起形成另一个通道。

这种通道功能比较有用，很容易直接算出输入信号的幅值以及它与参考信号之间的相位关系。

这两个独立通道通常分别被称为同相分量和正交分量，I和Q。

最后，从混频器中输出的信号被送到低通滤波器中，它能有效地滤除非相关信号，留下最终的直流信号，其与输入信号的幅度和相位成正比。

模拟锁相放大器存在很多问题。

要想获得最高的精度，参考信号必须具有很低的谐波含量。

换句话说，它必须是一个非常规则的正弦波，因为任何一种额外的谐波成分都会引起输出波形的失真。

由于温漂，模拟正弦波发生器也会发生幅值变化。

模拟系统其它地方的温漂和元件容差都会产生很多问题。

现实中的运放会产生与它们有关的失调误差，这需要仔细的修整以阻止直流输出端的误差。

最后，增益和相位的非线性会导致最终输出产生额外的误差。

虽然这些问题并非无法解决，但解决的结果是使得模拟锁相放大器的价格变得很昂贵，且在要求高输入带宽的情况下，才使用较多。

图

（1）模拟锁相放大器

2.4数字锁相放大器

当使用数字锁相放大器时，大部分的处理是使用软件和专用的数字信号处理（DigitalSignalProcessing，DSP）硬件，在数字域中进行。

数字锁相放大器的基本结构框图如图2所示。

该系统仍然采用前置放大器；

不过，它后面接着一个反锯齿滤波器，用来滤除任何频率高于采样频率一半的信号成分。

对于基于dsPIC®

DSC的解决方案，采样以高达400kHz、12位分辨率进行，因此抗混叠滤波器需要进行设置以削弱200kHz以上的信号。

现实中，滤波器的带宽可能比这窄得多，对于25kHz的关注信号，滤波器可被设置为低至40kHz。

参考信号可以由内部产生，也可以由采样外部信号产生。

在参考信号由内部产生的情况下，参考信号的各采样点可以被计算得很精确，因此不会出现模拟锁相放大器中产生的典型误差。

参考信号也可以通过查表操作或简单的数学运算来移相90度。

然后，参考信号和移相后的参考值通过DSP直接相乘，来生成I和Q信号的中间值。

最后，这些信号通过数字低通滤波器后生成最终的输出值。

有趣的是，对于软件工程师来说，就是这个数字低通滤波器级造成了大部分的实现问题。

由于被采样的数据以高速率到达,因此，即使输出滤波器运行在几个赫兹上,常用的有限脉冲响应（FiniteImpulseResponse，FIR）滤波器也需要成千上万阶。

于是，具体实现需要很大的RAM,因此花费的成本很高。

不过，正如后面讲到的，可以巧妙地使用一些DSP技术来降低这些需求。

在输入信号被模数转换器量化之后，信号质量就不会有进一步的损失了。

此外，由于可以对参考信号进行数字计算，所以其中的谐波含量可以变得很低。

在使用16位dsPICDSC处理器的情况下，所有谐波都可以处在90dB水平上。

最重要的是，在数字锁相放大器中，由非线性增益和模拟元件的相位引起的偏移量可以被消除，由温漂或元件老化引起的偏差也不存在。

同样，与实际模拟元件有关的失调误差也被消除，对中间值精度的限制也仅取决于处理器和DSP引擎的分辨率。

图

（2）数字锁相放大器

3.1应用

虽然放大器能够应用于很多场合，但它通常应用在要求高分辨率、高精度的低数据率测量中。

因此，在弄清数字锁相放大器的工作原理之后，现在要考虑的问题是，如何提高重要应用的性能，例如使用惠斯登电桥测量重量的应用。

3.1.1惠斯登电桥

商业秤是由四个具有近似阻值的电阻或应变仪连接而成的惠斯登电桥制成的。

通常，这种电桥结构是由10V直流信号激励的。

任何微小偏差都会使该电路输出一个电压。

3.1.2噪声源

使用电桥结构的原因是它可以令误差源，如温漂，相互抵消。

然而，标称输出是驱动电压的一半，因此很难测量输出端的微伏级信号。

所用的高阻抗放大器对系统中各种形式的引入噪声非常敏感。

由于放大器级的输入电压很高，因此需要很高的共模抑制比（CMRR）。

系统中不同金属间的任何连接都会产生热电效应，从而引入噪声，因此这种情况也必须考虑。

事实上，任何电子系统的内部都会产生噪声，如果考虑更普遍的情形，显然，干扰有很多来源。

来自当地主电源的干扰可以从直流测量中看到，而锁相放大器与这个噪声源相连，因此可以完全地抑制这个干扰信号。

测量系统中的电阻会在其两端产生Johnson噪声。

该噪声与温度和带宽成正比。

一般来说，任何电子系统中的噪声频谱都遵循1/f的关系。

正是由于这个原因，锁相放大器才能产生如此良好的性能。

图3显示了许多电子电路中都存在的典型噪声频谱，包括覆盖所有频率的普通宽带噪声成分，位于频谱较低端的1/f噪声和各干扰信号。

由于参考信号位于较高频率处，因此与在直流电平上进行测量的情况相比，它更容易受到较低频率噪声层的影响。

图（3）电子噪声频谱

3.1.3具体实现

对硬件的基本要求是，它应该能够对单模拟通道进行高速采样。

数据应实时采集和分析，计算出的I值和Q值应该经RS-232串行通道输出或直接显示在LCD上。

正如后面看到的，信号间的幅值和相位关系很容易算出，显示这些数值也很容易。

正如下一部分描述的，对硬件来说，进一步增强性能的方法是产生应用电路需要的参考信号。

数字锁相放大器的实现是在Explorer16开发板上完成的。

这种多用途单元可用来测试许多不同的Microchip16位单片机和数字信号控制器，本应用中采用了dsPIC33FJ256GP710DSC。

该处理器设置的主时钟来源于外部晶振，可以40MIPS的最高速度运行，指令周期为25ns。

尽管可以选择其它值，但通常选上述值，以使系统其他部分中的绝大部分时序是指令周期的整数倍。

图4给出了一个具体实现的简化框图。

该应用电路由一个R-2R梯形电路，低通滤波器和放大器构成，设计和构建在一块小的PCB上以适合与Explorer16电路板中的PICtail™Plus连接器进行连接。

该电路非常简单，如果需要的话，在板子的原型开发区上搭建也很容易。

通过端子连接到电路中的负荷传感器能够测量高达10kg的负载。

图（4）EXPLORER16实现

dsPICDSC具有内置数据信号处理的能力，能够高速采样和处理来自传感器的数据。

大部分软件用C语言来开发，使用了MPLAB®

C30编译器和MPLAB集成开发环境。

用C语言编写程序的好处是，可以使用MPLABC30提供的DSP库来实现算法所需的信号处理操作。

3.2参考信号

锁相放大器需要参考信号来完成相敏检测的任务。

这个参考信号可以来源于所测量的系统。

例如，一个常见的应用是光谱学中的微光测量应用。

在这些系统中，当检测光束的微小变化时，可以先用一个旋转开槽轮来调制光束。

旋转开槽轮将光束分散开来，然后，光束穿过系统的剩余部分到达检测器。

同时，用开槽轮旁边放置的光检测器来测量分度孔的输出，就得到了参考信号。

在这个应用中，需要产生一个交流信号来驱动桥式电路，这样可使应变仪受到张力的作用。

因此，用DSC产生所需频率的输出信号是很方便的。

其实，有很多产生参考信号的方法，包括PWM正弦波发生器，从捕捉/比较/PWM（CCP）模块中搭接输出信号，或简单地使用R-2R梯形电路。

该应用中使用的是后者。

Explorer16板上的多路连接器允许端口线进出，这些输出用于驱动电阻网络和缓冲放大器，来提供具有16个离散点的输出正弦波。

该输出波形的频率为400kHz，且每波上有16个输出码，从而产生了一个25kHz的交流信号。

为了使输出波形变得平滑，以及消除不需要的谐波，信号应通过一个转折频率为40kHz的低通Sallen-Key滤波器。

3.2.1基本操作

这一部分将继续描述软件的操作，详细说明硬件是如何初始化的，模块间是如何作用的，以及如何进行计算才能达到预期的性能。

由于理想惠斯登电桥仅包含阻性元件，因此传感器本身不会引起任何额外的相位误差。

相反，所有测量到的相位变化都是由发生器和测量系统引起的。

然而，由于这种方法在许多领域都适用，包括那些需要测量实际相位变化的应用，因此，这里的软件和讨论将适用于一般的情况，而且需要计算I和Q。

输出发生

正如前面提到的，参考信号可以由外部产生，也可以由测量装置内部产生。

在这种情况下，这里使用定时器每隔2.5µ

s产生一次中断。

在init_timers.c文件中有用于初始化的源代码。

由于初始化程序非常重要，不能被中断或延迟，因此它被分配一个很高的优先级。

每中断一次，通过中断服务程序（ISR），简单的循环计数器会遍历表中的值，而这些值将输出到端口引脚RG<

12:

15>

。

这些数字输出经过R-2R阶梯电路，相加之后，再经滤波形成一个幅值为3.3伏的正弦波。

采样

dsPIC33F系列器件具有12位高速模数转换器（ADC）模块。

该模块运行时可配置为10位模式，此时运行速度为1Msps。

配置为12位模式的运行速度可达500ksps。

ADC的转换信号可有很多来源，包括自定时、外部触发器、定时器或电机控制（MC）PWM控制器。

对于该应用，使所有的采样与信号发生时钟保持同步以及通过改变时序来改变信号间的相位关系是至关重要的。

因此，ADC转换是源自Timer3，并被设置成每2.5µ

s（400kHz的速率）产生一次转换信号。

这样25kHz波形的每个周期上都有16个采样点。

应当指出的是，该结果处于工程师们经常选用的常规4-10倍采样速率的高端，后面将看到，采样速率更快并不意味着更高效。

由于处理器同时产生输出波形，因此数据点一到达，就直接采样和处理它们很困难。

因此，它们都是被自动采集并使用dsPICDSC上的直接存储器访问（DMA）控制器将它们传输到系统RAM中。

这种灵活的外设允许设立多8个独立通道，并且在没有处理器干预时，能自动地完成所配置的外设与系统存储器之间的数据传输，反之亦然。

在这种情况下，DMA的通道0设置为使用“乒乓”（ping-pong）传输模式，将32个采样点传输到双端口存储器中。

传输之后，在采集后面32个采样点的同时，VectorMultiply操作将执行PSD乘法来产生初始的I和Q数据集。

因为dsPICDSC将产生驱动信号，所以没必要重新构造参考信号；

这样，两个乘法运算使用参考信号的理想副本和移相了90度的参考信号。

同步采样

由于数据以如此高的速率到达，因此不可能在每批数据一到达就完成全部信号处理任务。

因此，软件对存储器内的1024个乘法运算结果进行比较，然后只进行低通滤波处理。

在采集了这些许多样本之后，随后的数据点结果将被忽略，直到当前数据被处理完为止。

如果重新开始采样的点不同于先前的采样点，就会出现问题，因为这会使最终输出的相位发生变化，产生误差。

为了解决这个问题，对于每一批采样点，采样的起点都要与输出波形的起点重新同步起来。

由于一些较慢的滤波器会使用含有1024个采样点的多批数据，因此，为了得到粗略的近似值，这些滤波器就会忽略数据间的间隔，把它们当作数据流来处理，就像这些数据是连续到达的。

这样会将很大的噪声引入到最后的结果中，特别是在干扰信号的频率低，且与分批的采样速率同步的情况下。

滤波和抽取

如果考虑先用截止频率为10Hz的低通FIR滤波器来过滤数据，那么应选用具有55,000多阶的滤波器。

这意味着所使用的器件必须具有比较大的RAM（高达250kB）来存储数据，才能完成所需的计算。

不仅如此，即使使用dsPICDSC中高效率的DSP引擎进行计算，也要花费超过五百六十万个指令周期才能完成（假设可以进行此计算的话）。

这将有效阻止系统以任何实时方式运行。

为了解决滤波器阶数太多的问题，应对数据进行抽取（确切地说是N个采样点中舍掉N-1个）以降低许多级中的有效数据速率。

进行抽取操作时，首先使用转折频率小于预期最终采样率一半的低通滤波器对数据进行滤波，然后将N个原始采样数据中的N-1个舍掉。

例如，对一个采样率为400kHz的信号以因数10进行抽取，那么最终输出的采样率仅为40kHz。

不过，为避免混频，原始数据必须先经过20kHz的低通滤波器进行滤波，除去多余的成分。

最后，对于原始数据流中的每10个数据点，只产生一个输出。

如果需要的话，可以对输出进行再次滤波，不过现在所使用的滤波器应设计成较低速率的。

这种多级技术允许通过强制方法大幅度提高效率，并能够显著地减少计算负荷。

dsPICDSC库中含有专用函数FIRDecimate来完成这些操作。

在文件isr_DMAC.c中，DMA通道0的ISR函数首先获取1024个采样点，再以因数64对这些采样点进行抽取，从而得到6.25kHz的有效采样率。

然后用FIR滤波器对这个结果进行再次滤波，得到一对最终的I和Q值。

先前的抽取滤波器含有512阶，最后的20Hz低通滤波器含有493阶。

除了需要存储系数之外，每个滤波器都需要存储其自身的延迟线，因此对RAM的总需求仅为6Kb多，这是对单滤波器的一个改进。

输出数据

每产生一对新的结果，就会设置一个全局标志，主程序环就会将结果转换为ASCII字符串，并在Explorer16的LCD显示器上显示出来。

最终的I和Q值还可以用于更高级的算法，或者它们被直接转换为两个数值，用来描述信号源的幅度和相位，其转换关系如公式6所示。

公式6：

最终的输出数据如图5所示，其中，不连续模式曲线表示的是用软件迭代计算得到的输出结果。

注意，该曲线的响应时间很快，但输出的超调量和噪声都很大。

图（5）传感器上放置1KG负载时的输出曲线

该应用实例不同于常规的数字锁相放大器之处是它具有将相位偏移量调整为零的能力。

如果可以做到这一点，输出将只包含一个正弦波，其幅值与施加到负荷传感器上的压力成正比。

做到这一点较为容易，通过调整采样初始值和信号发生定时器（TMR2和TMR3）来影响相位关系即可。

3.2.2采样率较快

在讨论了软件的主要特点之后，对于如何提高软件运行性能的问题也很值得认真考虑。

如果进行时序分析，可知执行PSD乘法和FIR程序必须花费大量的时间。

正如前面提到的，执行这些操作需要花费大量的时间，这使得当前进行的计算不能在另外1024个采样数据到达之前完成。

因此，每次采样不得不暂停后又重新开始，导致最终输出不连续，并引入噪声。

提高系统整体响应的一个简单方法是降低采样速率。

如果考虑PSD的运行，它只是执行一系列的乘法运算。

ADC的采样值是一个自变量。

另一个自变量来自采样序列中离散点处理想波形上的值。

例如，Q信号是按照每个时刻一个采样点，将采样点上理想波的余弦值乘以输入数据得到的。

对于一个频率为25kHz的信号，以400kHz的速率采样，那么每个周期将采到16个点。

公式7显示了该数列。

公式7：

显然，余弦项可以预先算出来。

这里，系列数值为：

0.000,0.383,0.707,0.924,1.000,0.924,0.707,0.383,0.000,-0.383,-0.707,-0.924,-1.0,-0.924,-0.707,-0.383,0.000。

dsPICDSC中的DSP内核能够高效地计算这些乘积项；

不过，数据是以高速到达的，这会引起更多的问题。

有一种有用的方法是使用fs/4频率转换。

这种方法利用了一个简单的数学技巧来表述一个复杂项。

如果不再以400kHz采样，而仅以载波频率的四分之一采样，即100kHz，那么，每一个参考信号序列里就只含有4个点。

对于I，需要乘的数列为（1,0,-1,0），而Q需要乘的数列为（0,-1,0,1）。

因此，PSD执行频率转换时，只需执行一系列移动和取负操作，而不需要执行任何乘法运算，从而节省了整个处理步骤。

现在，数据可以边采集边混合，而不需要等到整批数据都被采集完。

另外，由于现在的采样率是100kHz，就可以在各批数据采样时刻的间隔期间进行FIR滤波和抽取操作，而不需要暂停采样。

事实上，原始信号中的每一个采样点都能被有效处理，而不会被省略。

采样率更快

dsPICDSC库提供的通用FIRDecimate程序的用途是对对数据大小相对没有限制的通用数据集进行操作。

因此，如果通过60个输入数据，并以因数10进行抽取，那么就会产生6个输出采样点。

这可以通过对输入数据施加额外的限制来改进。

如果假设输入到函数中的数据值数目等于抽取因数，而不是计算多重输出，那么新数据就会被写到延迟缓冲区中，FIR滤波器的单通就会产生一个输出值。

最后的增强方法是关于FIR滤波器本身。

可以看出，I和Q数据集的交替采样会产生“0”值，且不受FIR滤波器阶加权系数对这些采样点的影响，也不会累积到新的输出值。

通过从数学角度分析FIR滤波器的行为，可能推测出如果所有的零值都被舍掉，而剩余的数通过滤波器（其工作频率为原始采样频率的一半），这样输出结果将一样。

换句话说，通过仅存储交替排列的非零元素，就可以使用采样率为50kHz的滤波器。

降低有效采样速率是至关重要的，因为这将需要较少的阶数获得预期的低通响应。

通过降低阶数，可以降低滤波器的群延迟，从而改善系统响应。

换句话说，滤波器的长度可保持近似不变，但其响应曲线的形状变尖了。

当输入为单位阶跃函数时，系统的输出如图5所示。

其中，连续模式曲线表征的是使用改进算法后得到的数据。

虽然它的响应较慢，但整体性能和结果都较最初版本的软件有了很大的提高。

4.1结论

数字琐相放大器是一种检测微弱信号的有用工具。

通过将信号转换为高频来测量，能避免由直流和低频而引入的噪声。

由于可以使用锁相放大器来检测幅度和相位变化，因此可以测量由复阻抗器件引起的信号变化。

当实现DSP算法时，对涉及到的基本操作有所了解很重要；

另外，了解如何使用已选择的处理器架构获得最佳解决方案的方法。

dsPIC33F是一种功能强大的数字信号控制器，其功能和性能非常适用于信号发生和处理任务。

高速ADC和DMA有很高的数据吞吐率，而高效DSP引擎能轻松地完成多级滤波。

参考文献

Lyons,R.，“UnderstandingDigitalSignalProcessing”,PrenticeHall，ISBN0131089897

MicrochipTechnologyInc.，《dsPIC30F/33F程序员参考手册》（DS70157B_CN）

MicrochipTechnologyInc.，《dsPIC®

DSC语言工具函数库》（DS51456D_CN）