10组合电路4Word下载.docx
- 文档编号:22760446
- 上传时间:2023-02-05
- 格式:DOCX
- 页数:13
- 大小:325.15KB
10组合电路4Word下载.docx
《10组合电路4Word下载.docx》由会员分享,可在线阅读,更多相关《10组合电路4Word下载.docx(13页珍藏版)》请在冰豆网上搜索。
授课节次
第3-4节
授课对象
30队
教学地点
第24教室
教学目的
1.掌握算术运算电路
2.了解组合可编程逻辑器件
教学内容要求
4.4.4若干典型的组合逻辑集成电路
4.5组合可编程逻辑器件
教学重点难点
重点:
半加器和全加器的逻辑功能及使用方法
教学器材设备
计算机、投影仪
课前检查
顺序
题目
学员姓名
成绩
审批人(签字):
年月日
教学进程安排
引言
前面,我们已经学习了几种典型的组合逻辑集成电路,要掌握电路逻辑功能和应用。
这节课,我们共同学习
4.4.5算术运算电路
一、半加器和全加器
1.半加器
半加器逻辑表达式
半加器逻辑图
2.全加器
全加器真值表
函数变换过程如下:
由Si、Ci+1式组成的逻辑电路如图所示:
二、多位数加法器
1.串行进位加法器
2.集成4位超前进位加法器74HC283
前面我们已经得到全加器的表达式为
令Gi=AiBi称为进位产生函数,Pi=Ai⊕Bi称为进位传输函数。
将其代入Si,Ci表达式中得递推公式
这样可得各位进位信号的逻辑表达式如下:
图中S0~S3表达式可经变换化简而得,以S1为例,
三、减法运算
用全加器构成二进制减法器。
利用“加补”的概念,即可将减法用加法来实现,图即为全加器完成减法功能的电路。
由4个反相器将B的各位反相(求反),并将进位输入端C-1,接逻辑1以实现加l,由此求得曰的补码。
加法器相加的结果为(A+B反+1)。
由于2n=24=(10000)2,相加结果与2n相减只能由加法器进位输出信号完成。
当进位输出信号为1时,它与2n的差为0;
当进位输出信号为0时,它与2n的差值为1,同时还应发出借位信号。
因此,只要将进位信号反相即实现了减2n的运算,反相器的输出V为l时需要借位,故V也可当作借位信号。
一、PLD的结构、表示方法及分类
1.PLD的结构
PLD的一般结构框图如图(a)所示。
与阵列和或阵列是它的基本组成部分,通过对与、或阵列的编程实现所需的逻辑功能。
输入电路是由输入缓冲器组成,通过它可以得到驱动能力强,并且互补的输入信号变量送到与阵列。
有些PLD器件的输入电路包含锁存器或寄存器等时序电路。
输出电路主要分为组合和时序两种方式,组合方式的或阵列经过三态门输出,时序方式的或阵列经过寄存器和三态门输出。
有些电路可以根据需要将输出反馈到与阵列的输人,以增加器件的灵活性。
图(b)所示为PLD基本电路结构,为简明起见,将输出三态门省略。
2.PLD的表示方法
为了便于绘制与、或阵列的结构图,采用一种简化的表示方法,该方法的各种符号及含义如下。
(1)连接方式
在图(b)所示基本的PLD结构中,门阵列的
每个交叉点称为“单元”单元的连接方式共有三种情
况,如图所示:
硬线连接。
硬线连接是固定连接,不可以编程改变。
②可编程“接通”单元。
③可编程“断开”单元。
编程实现断开状。
(2)基本门电路的表示方式
PLD中基本门电路符号如下图所示。
图(a)和图(b)分别为与门L1=ABC和或门L2=A+B+C。
由于L3=
=O,图(c)给出了与门输出恒等于O的简化画法。
图(d)中与门的所有输入项均不接通,保持“悬浮”的1状态,即L4=1。
图(e)为具有互补输出的输入缓冲器。
图(f)为三态输出缓冲器。
3.PLD的分类
PLD的分类方法有多种。
按照PLD门电路的集成度,可以分为低密度和高密度器件,1000门以下为低密度,例如PROM④、PLA②、PAL
和GAL
等;
1000门以上的为高密度,例如CPLD
、FPGA
等。
按照PLD的结构体系,可分为简单PLD(例如PAL、GAL)、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA。
CPLD和FPGA将在第7章介绍。
按照PLD中的与、或阵列是否可编程分为三种,分别如下图(a)、(b)和(c)所示,PROM的与阵列固定,或阵列可编程;
PLA的与阵列、或阵列均可编程;
PAL和GAL等的与阵列可编程,或阵列固定。
二、组合逻辑电路的PLD实现
任何组合逻辑关系都可以变换成与或表达式,因此通过PLD的与、或阵列可以实现任何一个逻辑函数。
从图(a)可以看出,PROM的与阵列是将输入变量的全部最小项译出来了,如果用它来实现逻辑函数,往往只用到一部分最小项,芯片的利用率不高,因此很少作为PLD器件使用。
1.可编程逻辑阵列PLA
PLA就是为解决PROM实现逻辑函数时芯片利用率不高的问题而设计的。
由于它的与、或阵列均可编程,所以将逻辑函数化简后再实现,可以有效地提高芯片的利用率。
PLA的规格用输入变量数、与阵列的乘积项数、或阵列的输出端数三者的乘积表示。
典型的集成PLA(82S100)有16个输入变量、48个乘积项、8个输出端。
2.可编程阵列逻辑PAL
PAL是20世纪70年代后期推出的PLD器件,采用双极型熔丝技术实现编程。
除输入缓冲器外,PAL由可编程的与阵列、固定的或阵列和输出电路组成。
由于只有与阵列可编程,因此PAL的编程相对简单。
各种型号PAL的门阵列规模有大有小,但基本结构类似。
图示为一简单的PAL结构图,它有4组10*3位的可编程与阵列,4个输入信号和1个输出反馈信号产生10个与阵列的输入变量。
每3个乘积项构成一组固定或阵列,共有4组输出。
PAL与阵列所有交叉点都由熔丝连通,编程时保留有用的熔丝,断开无用的熔丝,就得到所需的电路。
课堂教学过程设计方案
知识点
教学内容
教学方法
媒体
媒体在教学中描述内容
学员活动
时间安排
1
半加器和全加器
讲授+推导
+学生分析
参与分析
30分
多位数加法器
讲授+演示
+推导
图片
演示串行进位加法器和集成超前进位加法器
15分
3
减法运算
演示减法器的电路结构和工作原理
4
PLD的结构、表示方法及分类
演示PLD的结构、表示方法及分类
20分
5
组合逻辑电路的PLD实现
演示+学员分析+教员总结
演示用PLD实现组合逻辑电路
学员分析,教员总结
10分
板书预案
课堂教学总结
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 10 组合 电路