第章时序逻辑电路习题解答docxWord格式文档下载.docx

第章时序逻辑电路习题解答docxWord格式文档下载.docx

《第章时序逻辑电路习题解答docxWord格式文档下载.docx》由会员分享，可在线阅读，更多相关《第章时序逻辑电路习题解答docxWord格式文档下载.docx（29页珍藏版）》请在冰豆网上搜索。

100

1

表9-1

题9-2（a）真值表

不变

不定

题9-2（a）的逻辑符号

题9-2（b）逻辑符号

9-3

出对应的

同步RS触发器的原状态为

Q和Q波形。

1，R、S和

CP

端的输入波形如图

9-56

所示，试画

图9-56题9-3图

解波形如题9-3解图所示。

题9-3解图

9-4设触发器的原始状态为0，在图9-57所示的CP、J、K输入信号激励下，试分别画出TTL主从型JK触发器和CMOSJK触发器输出Q的波形。

图9-57题9-4图

解波形如题9-4解图所示。

（注意TTL型JK触发器是CP脉冲下降沿触发，而CMOS型JK触发器是CP脉冲上升沿触发。

）

图6－8习题6－4图

TTL：

CMOS：

题9-4解图

9-5设D触发器原状态为0态，试画出在图9-58所示的CP、D输入波形激励下的输出波形。

图9-58题9-5图

解波形如题9-5解图所示。

题9-5解图

9-6

已知时钟脉冲

CP的波形如图9-7所示，试分别画出图

9-59中各触发器输出端

Q

的波形。

设它们的初始状态均为0。

指出哪个具有计数功能。

a）b）c）

d）e）f）

图9-59题9-6图

解图9-59（a）～（d）中没有与外电路相连接的

J、K端，处于置空状态，相当于

接高电平。

（a）首先J

，K

1，触发器在第一个

CP脉冲下降沿翻转，Q

1，Q0。

此后则有

J

，触发器保持高电平。

，K

（b）J

0，K

1，触发器保持0状态

（c）J

K

1，触发器每来一个CP脉冲，翻转一次。

（d）J

1，K

1，第一个CP脉冲使触发器翻转，Q1，Q

0，此时有

JQ0，K1，第二个CP脉冲使触发器回到初始状态。

第三、四个脉冲又重复上

述过程。

（e）DQ1，触发器在第一个CP脉冲上升沿翻转，Q1，Q0，此时

DQ0，触发器在第二个脉冲回到初始状态，此后又将重复上述过程。

（f）D＝0，触发器始终保持0状态。

各触发器输出端Q的波形如题9-6解图所示。

由图可见，（c）、（d）、（e）三个触发器具有计数功能。

（a）

（b）

（c）

（d）

（e）

（f）

题9-6解图

9-7分别说明图9-60所示的D→JK、D→T′触发器的转换逻辑是否正确。

a）

b）

图9-60

题9-7图

解已知D触发器的状态方程为

Qn1

D，下面只需判断图中触发器输入端

D的逻

辑表达式是否满足其所要转换的触发器的状态方程。

（a）在图9-60（a）中，

DJQn?

KQn

JQn

KQn

不满足JK触发器的状态方程

Qn1

KQn，所以这种转换逻辑不正确。

（b）在图9-60（b）中，

Qn1DQn

满足T触发器的状态方程为Qn1Qn，所以这种转换逻辑是正确的。

9-8分别说明图9-61所示的JK→D、JK→RS触发器的转换逻辑是否正确。

图9-61

题9-8图

n1nn

解已知JK触发器的状态方程为QJQKQ，下面只需判断图中触发器输入

端J、K的逻辑表达式是否满足其所要转换的触发器的状态方程。

（a）在图9-61（a）中，

D，K

D

KQn

DQn

D（Qn

Qn）D

满足D触发器的状态方程

Qn

D，所以这种转换逻辑是正确的。

（b）在图9-61（b）中，

S，K

SR

SQn

SRQn

（S

R）Qn

SRQn

满足RS触发器的状态方程为

Qn

S

RQn，所以这种转换逻辑是正确的。

9-9在图

9-62所示的逻辑电路中，试画出

Q1和Q2端的波形，时钟脉冲的波形CP

如图9-7所示。

如果时钟脉冲的频率是

4000Hz，那么Q1和Q2波形的频率各为多少？

设

初始状态Q1=Q2=0。

图9-62题9-9图

解对于图中的两个JK触发器，都是J=K=1，每来一个CP脉冲，触发器翻转一次，而右面触发器的CP脉冲来自于左面触发器的输出，所以得到如题9-9解图所示的波形。

由图

中可以看出，Q1的频率是CP的1/2，Q2的频率又是Q1的1/2，所以Q1的频率为2000Hz，Q2的频率为1000Hz。

题9-9解图

9-10根据图9-63所示的逻辑图及相应的CP、RD和D的波形，试画出Q1端和Q2端的输出波形，设初始状态Q1=Q2=0。

图9-63题9-10图

解图中RD和SD是触发器的置0和置1端，

低电平有效。

Q1的状态根据D触发器的输

入端D的状态而变化，CP脉冲上升沿触发。

JK触发器的输入端JQ1，K1，CP脉

冲下降沿触发。

依此画出的Q1端和Q2端波

形如题9-10解图所示。

题9-10解图

9-11电路如图9-64所示，试画出Q1和Q2的波形。

设两个触发器的初始状态均为0。

图9-64题9-11图

解JK触发器的K端处于置空状态，相当于高电平，

K＝1。

J

Q2，D

Q1。

首先，D

1，当第一个

脉冲的上升沿到来时，

触发器翻转为

，此时

Q21

，

JQ2

1，下降沿到来时，JK触发器翻转为1，Q1

1，DQ1

，第二个CP脉

冲的上升沿使

D触发器又翻转为

0，Q20，JQ2

0，下降沿又使

JK触发器翻转

为0，回到初始状态。

以后重复此过程。

得到的波形如题

9-11解图所示。

题9-11解图

9-12图9-65所示电路是一个可以产生几种脉冲波形的信号发生器。

试对应时钟脉冲

CP的波形，画出F1、F2、F3三个输出端的波形。

设触发器的初始状态为0。

图9-65题9-12图

解首先JQ1，KQ0，触发器在第一个CP脉冲下降沿翻转为1，Q＝1，

此时JQ0，KQ1，第二个CP脉冲下降沿到来时触发器又翻转为0，回到初

始状态，以后重复此过程。

得到Q的波形如题9-12解图所示。

由图9-65可得到F1、F2、

F3三个输出端的逻辑表达式为：

F1Q

F2Q?

F3Q?

据此可画出其波形如题9-12解图所示。

题9-12解图

9-13试画出由CMOSD触发器组成的四位右移寄存器逻辑图，设输入的4位二进制

数码为1101，画出移位寄存器的工作波形。

解由CMOSD触发器组成的四位右移寄存器逻辑图如题9-13解图（a）所示。

题9-13解图（a）四位右向移位寄存器逻辑图

输入4位二进制数码为1101时，这种移位寄存器是按照从低位到高位逐位传送的，工作波形如题9-13解图（b）所示。

题9-13解图（b）移位寄存器的工作波形

9-14图9-66是一个自循环移位寄存器逻辑图，触发器初始状态为100，在CP端连

续输入6个时钟脉冲，用表格形式列出在6个时钟脉冲作用下3个触发器的状态变化。

图9-66题9-14图

解由图9-66可看出D0

Q2，D1

Q0，D2

Q1，且各触发器使用同一个CP

脉冲，所以得到各触发器的输出为：

Q0n1

D0Q2n，Q1n1

D1

Q0n，Q2n1

D2

Q1n

根据以上各式，可得到初始状态为

100

时各触发器的状态变化如表

9-2所示。

表9-2题9-14触发器状态变化表

Q2

Q1

Q0

2

3

4

5

6

9-15图9-45为同步五进制计数器的逻辑图，在CP端输入计数脉冲后，列出它的状

态转换真值表，并画出工作波形图。

解由图可写出各触发器输入端的激励方程

J0

Q2，K0

J1

Q0，K1

J2

Q0Q1，K21

将以上各式代入JK触发器的特征方程即得计数器状态方程

n1

Q2nQ0n

nnnn

Q0Q1Q0Q1

设初始状态为000，则可得到计数器的状态转换表如表9-3所示，其工作波形如图题

9-15解图所示。

表9-3题9-15计数器状态变化表

题9-15解图计数器工作波形

9-16图9-67是由4个TTL主从型JK触发器组成的一种计数器，

通过分析说明该计

数器的类型，并画出工作波形图。

图9-67题9-16图

解图中所示为异步计数器。

计数脉冲

CP只加在最低位触发器F0的CP端，F1的计

数脉冲来自

F0的输出Q0，F2的计数脉冲来自F1的输出Q1，F3的计数脉冲来自F0的输

出Q0。

下面写出各触发器输入端的激励方程

1，K0

Q2?

Q3

Q3，K11

1，K2

J3

Q1?

Q2，K3

将上式代入JK触发器的特征方程，得到计数器的状态方程

Q0n

（Q2Q3）Q1n

Q2n

Q1n?

Q2n?

Q3n

输出端B的逻辑表达式为

BQ0?

设计数器原状态为

0000，根据以上分析得到计数器的状态转换表如表

9-4所示，工

作波形如图题

9-16解图所示。

由此看出，图

9-67

所示计数器为异步十进制减法计数器。

表9-4异步十进制减法计数器状态表

计数器状态

等值十进

输出

序号

Q3Q2Q1

制数

状态

9

8

7

10

题9-16解图计数器的工作波形

9-17图9-68是由3个TTL主从型JK触发器组成的一种计数器，通过分析说明该计数器的类型，并画出工作波形图。

图9-68

题9-17

图

解各触发器使用同一个计数脉冲，

所以该计数器为同步计数器。

由图可写出各触发

器输入端的激励方程

J0

Q1Q2，K0

Q0Q2，K1

Q0?

Q2Q0Q2

J2

Q0Q1，K2

将以上各式代入

JK触发器的特征方程即得计数器状态方程

Q1nQ2n?

Q0nQ2nQ1n

Q0nQ2nQ1

QnQnQn

QnQn

设初始状态为

000，则可得到计数器的状态转换表如表

9-5所示，其工作波形如题

9-17解图所示，可见该计数器为同步六进制加法计数器。

表9-5题9-17

计数器状态变化表

解图计数器工作波形

9-18计数器电路如图9-31所示，试分析其逻辑功能。

解该计数器为异步计数器。

各触发器输入端的

J和K接到高电平“1”。

计数脉冲从最低位触发器F0

的CP端输入。

每输入一个计数脉冲，

F的状态改变一

次。

低位触发器的Q端与相邻高位触发器的

CP端相连，每当低位触发器状态由０翻转

为１时，即Q端输出一个正跳变信号，使高位触发器翻转。

（图9-31

４位异步二进制减法计数器

）

0000，当第1个计数脉冲输入后，F0

的Q0由0变为l，向F1

发出

计数脉冲，使Q1

由０翻转为１，

发出计数脉冲，使

向F

Q3由０翻转为１，计数器的状态为

1111；

当第

2个计数脉冲输入后，

F的Q

由1变为0，Q

没有正阶跃信号作用至F

的CP端，故F

、F、F仍保持1状态，

l

23

计数器的状态为1110；

依此类推。

当第15个计数脉冲输入后，计数器的状态为

0001，

第16

个计数脉冲输入，计数器的状态返回到

0000。

计数器的状态转换表，如表

所示，波形如题

9-18解图所示。

题9-18解图4位二进制减法计数器的工作波形

表9-64位二进制减法计数器状态转换表

触发器状态

计数脉冲序号

对应十进制数

Q3Q2Q1Q0

10

11

12

13

14

15

16

0（借位）

9-19图9-69所示电路。

试画出在图中时钟脉冲CP作用下Q0、Q0、Q1、Q1和输出

ф1、ф2的波形图，并说明ф1和ф2波形的相位差（时间关系）。

图9-69题9-19图

解图中各触发器均接成T触发器，每来一个计数脉冲，触发器的状态改变一次。

输出ф1、ф2的逻辑表达式为

1Q1

2Q0Q1Q0Q1

可得到各输出的波形如题9-19解图所示。

由此波形可见，1和2的相位差为1/4个周

期。

题9-19解图输出波形图

9-20试列出图9-70所示计数器的真值表，从而说明它是几进制计数器。

设初始状态

为000。

图9-70

题9-20图

解触发器F0和F1的计数脉冲来自于同步时钟脉冲

CP，而触发器F2的计数脉冲来

自于F1的输出端Q1，所以该计数器为异步计数器。

Q1Q2，K0

Q0n

QnQn

Q2n1

当初始状态为000时计数器的状态转换表如表9-7所示，由表可见该计数器为七进制计数器。

表9-7题9-20计数器状态变化表

9-21电路如图9-71所示。

设QA=1，红灯亮；

QB=1，绿灯亮；

QC=1，黄灯亮。

试分

析该电路，说明三组彩灯点亮的顺序。

初始状态三个触发器的Q端均为0。

图9-71题9-21图

解图中电路为一个同步计数器。

由图可写出各触发器输入端的激励方程

JA

QB，KA

JB

QAQC，KB1

JC

QB，KC

QA

QAn1QBn?

QnA

QBn1（QAnQCn）QBn

Q2n1QBnQ2nQAnQCn

设计数器的初始状态为

000，则可