逻辑电路设计与应用一 基础篇Word文件下载.docx
- 文档编号:22656487
- 上传时间:2023-02-05
- 格式:DOCX
- 页数:18
- 大小:152.61KB
逻辑电路设计与应用一 基础篇Word文件下载.docx
《逻辑电路设计与应用一 基础篇Word文件下载.docx》由会员分享,可在线阅读,更多相关《逻辑电路设计与应用一 基础篇Word文件下载.docx(18页珍藏版)》请在冰豆网上搜索。
(2)IIH:
輸入為VIH時,流入Input端的最大電流。
(3)IOL:
輸出為VOL時,Output端流出的最大電流。
(4)IIL:
輸入為VIL時,流入Input端的最大電流。
以Fig.1-2為例,應能解釋得更為清楚:
Fig.1-2
◎扇入與扇出(Fan-in&
Fan-out)
一個邏輯閘的扇入(Fan-in)是指其“輸入的個數”;
比方說,一個具有四輸入
端的邏輯閘,其Fan-in值為4。
至於扇出(Fan-out),則定義為“單獨一個邏輯閘所能驅動類似閘的最大數目”。
例如一個Fan-out值為10的邏輯閘,表示其輸出電流足以驅動十個類似閘的輸入端,使之動作。
一旦並接超過十個,便無法擔保其輸出準位的正確性。
Fig.1-3扇入與扇出
在輸出端位準正常的狀況下,計算式如下:
Fan-out=Io/Ii
一般我們會得到兩個Fan-out值:
輸出為低電位時:
Fan-out(Low)=IOL/IIL
輸出為高電位時:
Fan-out(High)=IOH/IIH
若兩者數值不同時,則選擇兩者之間較小的數字為其Fan-out。
◎傳輸延遲(PropagationDelay)
當邏輯訊號通過一個電路時,輸出端不可能即刻反應,或多或少都會產生延遲;
我們針對這段反應延遲的時間,而定義出PropagationDelayTime(Tp);
這項參數關係著系統的運作速度,因此我們可以藉由比較Tp的大小,來判定線路動作的快慢。
各個參數定義如下:
(1)TpHL:
從Vi變化的50%到達Vo變化(Vo由High至Low)的50%
之間所經過的時間。
(2)TpLH:
從Vi變化的50%到達Vo變化(Vo由Low至High)的50%
(3)Tp:
一般而言,TpHL不會等於TpLH,因此我們定義Tp為平均延遲時間,亦即:
Tp=(TpHL+TpLH)/2
Fig.1-4傳輸延遲
以上我們簡單介紹了幾個邏輯電路的基本名詞,接下來我們看一下邏輯電路的分類。
1.2各類邏輯電路
邏輯電路多由電晶體(Transistor)等主動元件構成,主要可分雙載子元件(BipolarJunctionTransistor;
BJT)及單載子元件(FieldEffectTransistor;
FET)兩類,各類又可分為許多族,如下表所示。
不同的族類,會有著不同的特性,因此我們
雙載子系列(BJT)
RTL族(resister-transistorlogic)
DTL族(diode-transistorlogic)
TTL族(transistor-transistorlogic)
ECL族(emitter-coupledlogic)
CTL族(complementarytransistorlogic)
單載子系列(FET)
NMOS族
PMOS族
CMOS族
Table1.1邏輯電路分類
必須針對實際需求,而選擇最適當的一種。
目前工業界,已多將這些電子元件製成積體電路(IntegratedCircuit;
IC),由於它的體積小、功能大、使用方便、耗電量少及可靠性高,所以已被大量採用。
其中並以TTL族及CMOS族應用最廣、最受歡迎。
因此接下來,我們將針對這兩個族類做一簡介,但在此之前,各位同學得先知道有關IC的基本常識。
1.3IC的包裝及分類
一般常見的IC多為如下頁圖示的雙列式包裝(DualIn-LinePackage;
DIP),
包含兩排並列的接腳(Pin);
常見的有14、16、20、24、28、40、64等接腳數目。
其腳位的判讀,是將缺口端置於左手邊,再由下至上成逆時鐘方向計數;
至於各腳位的作用,則需參照廠商所附的規格表(DataBook或DataSheets)。
Fig.1-5IC的包裝
至於IC的分類,通常都依照電路的複雜度來區別,而複雜度則與單位面積的晶片(Chip)上所存在的等效邏輯數目成正比關係,如下表所示。
複雜度
閘數
小型積體(Small-ScaleIntegration;
SSI)
小於12
中型積體(Medium-ScaleIntegration;
MSI)
12~99
大型積體(Large-ScaleIntegration;
LSI)
100~9999
超大型積體(Very-Large-ScaleIntegrationVLSI)
10,000~
特超大型積體(Ultralarge-ScaleIntegration;
ULSI)
尚在發展中
Table1-2IC的分類
1.4TTL邏輯系列
標準TTL系列IC都會有一個開頭為“74”或“54”的指定號數(54系列工作範圍較大,常用於軍事上),根據不同的電氣特性(如功率消耗、延遲時間等等),大致有以下幾種分類:
TTL系列
字首
舉例
標準TTL(StandardTTL)
74、54
7400
高速TTL(High-SpeedTTL)
74H、54H
74H00
低功率TTL(Low-PowerTTL)
74L、54L
74L00
蕭特基TTL(Schottky-ClampedTTL)
74S、54S
74S00
低功率蕭特基TTL(SchottkyLow-PowerTTL)
74LS、54LS
74LS00
Table1-3TTL邏輯系列
各位在往後的實驗中,大都使用TTL系列的IC,使用時必須注意以下事項:
(1)每一顆IC都會有Vcc和GND兩隻接腳,必須接上;
否則將無法驅動邏輯閘。
(2)TTL對電源電壓(Vcc)較敏感,超過額定電壓(+5V)即發熱過度,超過攝氏70度就工作失常。
任何接腳上承受之電壓必須在Vcc及GND之間,不可超過Vcc,亦不可低於GND,否則易燒毀。
(3)TTL之OutputPin不可短路接地,亦不可接Vcc,否則會燒燬。
(4)TTL之InputPin如果不接(此狀況稱為浮接),可視為HIGH;
然而浮接端非
常容易感應雜訊造成運算錯誤,最好視情況接Vcc或GND。
1.5CMOS邏輯系列
CMOS(ComplementaryMetal-OxideSemiconductor)邏輯線路同TTL一般,乃是當今最為廣泛使用的邏輯元件。
和TTL相較,CMOS的直流消耗功率非常小,製作較為簡單,包裝密度較高(因此廣為應用在LSI和VLSI),這是CMOS的主要優點;
然而,其操作速度和使用頻率範圍仍不及TTL來得佳。
CMOS邏輯族在電路結構上,同時使用了的P-MOS和N-MOS;
比起單單僅用P-MOS或N-MOS所構成的單載子邏輯元件,消耗功率少了許多;
但相對地,IC製作過程的複雜度也隨之提高。
以下是幾種較為通用的CMOSIC:
CMOS系列
標準CMOS
40、45、140或145
4001、14501
高速度CMOS
40H
40H001
74系列CMOS
74C
74C02
74系列高速CMOS
74HC
74HC02
Table1-4CMOS邏輯系列
74系列CMOS(例:
74C00)正對應著TTL74系列IC(同7400),這些元件的接腳配置與功能是相同的。
各位同學若使用到CMOS系列的IC,必須注意以下事項:
(1)CMOSIC的電源輸入標註為VDD,但許多與TTL相容的CMOSIC仍寫為VCC;
其電壓範圍較寬,可自+3V至+18V。
(2)CMOS的輸入端千萬不可浮接;
它不似TTL浮接端可視為High,而是會隨著感應的雜訊波動,甚至變得過熱而燒毀;
因此所有的輸入端(包括多餘未用的邏輯閘)都必須接到GND或VDD或其他已使用的輸入。
(3)CMOS在裝配及拆卸電路時,應先將電源關掉,以免燒毀IC。
PART(II)基礎邏輯電路設計與應用
從這個部分開始,我們要告訴各位如何利用已製成之IC,設計一些較實用而又常見之電路。
首先,我們只擷取三個較簡單的電路供作練習。
在練習之前,我們必須先掌握一些設計程序,才能得心應手。
以下,將簡介一個最簡易的方法,供各位參考:
2.1設計流程
在此我們先以半加法器(half-adder)為例子,說明邏輯電路設計流程。
至於什麼是半加法器,將在稍後再做介紹。
(1)建立真值表(TruthTable):
將輸入(inputbits)及所對應之輸出(outputbits)填入如下表格。
對一個二進位的半加法器而言,輸出為輸入二個bits(x、y)的和,我們將它記為S(Sum),但需注意的是,二個binarynumber的相加,仍可能產生溢位(Carry)的情形,所以我們必須增加一個輸出來記錄溢位,將它記為C(Carry)。
依此,我們建立如下的TruthTable:
x
y
C
S
1
Table2-1真值表
(2)依真值表結果,利用KarnaughMap找出輸出的布林函數(BooleanFunction):
根據上表,我們如欲得知輸出S和C的BooleanFunction,當然可以直接由表中的結果化簡得到。
在這裡我們介紹一個更便捷的方法—KarnaughMap,幫助我們更快得到BooleanFunction。
利用上表,將輸入及輸出之對應關係做成下表:
Table2-2S與C的KarnaughMap
有時候,我們為了節省Gate使用數目、或解決progagationdelay難題、配合目前現有IC規格等原因,會將由KarnaughMap得到的BooleanFunction化成特定格式,如全為NANDGate、或全為NORGate、或是NAND和NOR兩種Gate的組合…等等類似這種組合。
所以,
。
(3)根據前項步驟所得之BooleanFunction,畫出它的線路圖(circuitdiagram)如Fig.2-1:
Fig.2-1
如果對這部份內容仍有不瞭解的地方,請參考DigitalCircuitDesign相關書籍。
2.2線路簡介
接下來我們將介紹加法器(Adder)、七段顯示器(Seven-SegmentDisplay)、正反器(Flip-Flops)及閂(Latch)。
◎加法器
我們這裏所談到的加法器指的是二進位加法器。
二進位加法器分為“半加法器”(half-adder)和“全加法器”(full-adder)。
這兩者之間的差異在於是否能同時處理前一次運算結果的“溢位”(carry)。
半加法器只有二個輸入(inputbits)、二個輸出(outputbits),用以記錄運算結果和溢位情形,因此,如果前一步驟中有產生溢位,那麼,半加法器受限於輸入數目的影響,將無法同時處理前一步驟的溢位。
換句話說,半加法器只能做單一輪迴的計算。
如欲改善這個缺點,我們只要組合二個半加法器成為一個全加法器,便可以解決這個問題了。
因為,全加法器有三個輸入、和二個輸出;
除了二個輸入用以記錄輸入數值外,另多一個輸入用以記錄前一步驟運算結果所產生的溢位。
如此一來,只要串聯數個全加法器,加法的運算過程便可以一直做下去了。
至於它的兩個輸出,和半加法器一樣,一個用以記錄輸入加完後的結果,另一個則用以記錄溢位的結果。
我們將半加法器和全加法器運算過程簡化如Fig.2-2和Fig.2-3:
Fig.2-2半加法器
Fig.2-3全加法器
同樣地,我們可以利用設計加法器的概念,設計一個減法器(subtractor)。
減法器也分為半減法器(half-subtractor)和全減法器(full-subtractor)。
至於它是如何設計出來的,這就要請你動動腦了。
◎七段顯示器(Seven-SegmentDisplay)
七段顯示器是由七個LED組合而成的元件,用以顯示0~9數字,在許多場合常會用到。
通常七段顯示器和IC7447或IC7448配合,再由外界電路組合,便可變化出我們所想要的數字了。
目前常用的七段顯示器通常附有小數點,使其得以顯示小數點部份。
七段顯示器的腳位和線路圖如下圖所示:
附註:
如果我們只想令seven-segmentdisplay顯示數字,那麼只要將
接至powersupply即可。
如果還想同時顯示小數點,那麼就必須將
接到powersupply。
此外,為了防止seven-segmentdisplay上的LED因流過過大的電流而燒毀,通常我們會在
腳位和powersupply之間串接一個47W的電阻。
Fig.2-4七段顯示器
根據這七個LED明暗不同的變化,可以組合成0~15等數字,我們將它們顯示方式,繪製如Fig.2-5:
Fig.2-5七段顯示器
七段顯示器有“共陽極”和“共陰極”兩種,其區別為共陽極由Low位階推動(由7447驅動),共陰極由High位階推動(由7448驅動)。
由於IC7448的輸出阻抗高達2KW,致使串接的LED亮度較暗,通常我們較常使用共陽極的LED顯示器,我們在Fig.2-4介紹的接法和腳位是採取共陽極的方式。
◎正反器(Flip-Flops)
“正反器”是利用“時序”(clock)來控制輸入狀態(inputstates),使得輸出狀態(outputstates)為我們所求。
而要注意的是,正反器只在某一時序內工作。
因為牽涉到時序輸入,所以我們將由正反器組合而成的電路,稱為序向電路(SequentialCircuits)。
正反器又分為“JK型正反器”、“SR型正反器”、“D型正反器”和“T型正反器”四種,至於它們的詳細內容和應用線路,我們將在稍後的實驗談到。
◎閂(Latch)
和正反器類似,Latch也是利用clock輸入,使得現在的輸出和過去的輸入發生關係。
因此,我們將具有記憶過去輸入值的元件,稱為記憶元件。
Latch又分為SRLatch和D-typeLatch兩種,至於它的應用電路,我們將在稍後的實驗再詳細談及。
◎注意事項
在開始動手做實驗前,為了減少線路出錯、以及IC損毀的可能性,請務必詳讀以下諸點,並在做實驗時,嚴格遵守這些規則:
1.在接線之前,請先估測好所需連結兩點之間的距離,再剪下合適長度的單芯線,使得麵包板上的接線儘可能地貼近麵包板、而不雜亂,並以不互相跨越為原則。
2.為防止接線過多、造成短路的可能性,每段單芯線兩端裸露部份,以不超過0.5公分為原則。
3.從麵包板上拿起IC時,可另備一支一字螺絲起子或鐵尺之類的平口工具,做為輔助工具,避免折損IC的腳位。
4.接線時,麵包板上直排做VCC和ground的插孔,避免線路繁複。
ground
VCC
Fig.2-6
5.由於大部份TTL電路均無法承載過大電流,在接上powersupply之前,請先做限
流的工作。
對這個學期的實作而言,限流值≦0.2A將是個較合適的值。
邏輯電路設計與應用
(一)
PRELAB
班級:
組別:
姓名:
學號:
同組組員:
(以後,若是在講義中看到“☆”這個符號時,表示這是屬於自行選做部份)
預習中的設計電路部分,設計完之後,可將其接出,節省實驗時接電路的時間。
最好實作時有備份電路圖,除錯時將有幫助。
◎預習一:
二進位之全加法器(full-adder)
請依照下列步驟,設計一個1-BIT全加法器(full-adder),其中,x和y分別代表著被加法數和加數,z代表上一次運算結果的溢位,而S和C又分別表示這次運算完成後的總和(Sum)和溢位(Carry):
(其中,x、y、z、S、C均為1-bitbinarynumber)
(1)請由上述條件,寫出這個線路的TruthTable。
(2)由步驟
(1)所得到之TruthTable,請依KarnaughMap化簡過程,分別寫下S和C最簡的BooleanFunction。
(3)檢視你所發到的IC(全為NANDGATES),將BooleanFunction轉換,使你的設計可用已有的IC接出。
(4)依據你在步驟(3)所之結果,請畫出full-adder的線路圖。
(畫邏輯閘的連接)
(5)請依步驟(4)所得到之線路圖,並查閱各IC相關datasheets,畫出實際Schematics圖(也就是將IC和各腳位間接線圖畫出來)。
(6)承步驟(5),請參考datasheets,你認為此時VCC的電壓為何?
☆(7)請仿照步驟
(1)至步驟(4)過程,設計一個1-BIT全減法器(full-subtractor)。
Note:
邏輯電路也可用Pspice畫Schematics的圖。
(可在其中找到74XX的型號)
空間不夠請以A4紙作答,附在題目後交出。
◎預習二:
練習使用Counter、IC7447及Seven-SegmentDisplay
Counter的設計方式大致可分成SynchronousCounter和AsynchronousCounter兩種,無論使用何種設計方式,都會牽涉到時序(clock)的輸入,這並不是本次實驗的重點。
因此,在本實作中我們只引導同學們如何使用具有特殊功能的IC。
同樣地,IC7447是為了驅動seven-segmentdisplay而設計的,至於它是如何設計的,有興趣的同學可以仿照預習三的步驟、自行設計,在此,我們並不深究它的內部線路。
(1)由於seven-segmentdisplay可顯示0~15共十六個數字,因此,IC7447具有四個inputbits。
請自行查閱相關datasheets,畫出IC7447和seven-segmentdisplay之間的線路。
(2)請查閱IC74191相關datasheets,設計一個可以從0開始計數至15、且持續循環計數的計數器,並說明各腳位的功能。
(3)將步驟
(1)、步驟
(2)得到的線路圖組合起來畫出(計數器的outputs接7447inputs),就可以得到一個由IC74191控制、且可以顯示在seven-segmentdisplay上的4-bitbinarycounter了。
LAB
◥ 實作一:
1-bit、二進位之全加法器(full-adder)
你是否為了線路偵錯而感到煩惱呢?
在這裏提供一個簡單而便捷的方法:
首先,請先檢查一下各個IC的VCC和ground是否確實接上;
其次,在數位電路中,訊號的傳輸可以簡單地化為0和1兩種訊號,所謂“0”,指的是低電位,約為0V;
所謂“1”,指的是高電位,約為3~4V(視電路各元件不同而可能不同)。
我們可以利用簡單的邏輯計算,檢測出何處接線錯誤。
舉例來說,對一個NANDGate而言,如果兩個輸入端均為0,它的輸出端就應該是1,如果此時我們量得的輸出端電壓不是高電位的話,那麼,我們便可以判斷線路在此處或是前幾個邏輯閘可能有誤。
(1)請根據預習一步驟(5)所得之結果,實際接出來,並觀察它的工作模式是否符合所求
(2)請比較full-adder和half-adder之間的差異。
☆(3)請根據預習步驟(7)所設計之線路,完成一個full-subtractor。
◥ 實作二:
請由F.G.產生一個振幅為2.5V、DCComponent=2.5V、dutycycle=50%的方波,作為IC74191的clock。
再請根據你在預習三步驟
(1)
(2)(3)所繪製的線路,依序實際接線出來,並觀察Seven-SegmentDisplay顯示方式是否為我們所希望的。
其中,方波的頻率請勿太高,以肉眼可以看清數字變化為準。
(注意:
為防止過大電流流過seven-segmentdisplay,請記得在powersupply和VCC之間,串接一個47Ω的電阻)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 逻辑电路设计与应用一 基础篇 逻辑电路 设计 应用 基础