计算机组成原理第5章习题参考答案Word文件下载.docx
- 文档编号:22636077
- 上传时间:2023-02-05
- 格式:DOCX
- 页数:15
- 大小:20.31KB
计算机组成原理第5章习题参考答案Word文件下载.docx
《计算机组成原理第5章习题参考答案Word文件下载.docx》由会员分享,可在线阅读,更多相关《计算机组成原理第5章习题参考答案Word文件下载.docx(15页珍藏版)》请在冰豆网上搜索。
(DR)→R0DRO,G,R0i
4.假设主脉冲源频率为10MHz,要求产生5个等间隔的节拍脉冲,试画出时序
产生器的逻辑图。
3
5.如果在一个CPU周期中要产生3个节拍脉冲;
Tl=200ns,T2=400ns,T3=200ns,试画出时序产生器逻辑图。
取节拍脉冲Tl、T2、T3的宽度为时钟周期或者是时钟周期的倍数即可。
所
以取时钟源提供的时钟周期为200ns,即,其频率为5MHz.;
由于要输出3个节
拍脉冲信号,而T3的宽度为2个时钟周期,也就是一个节拍电位的时间是4个
时钟周期,所以除了C4外,还需要3个触发器——Cl、C2、C3;
并令
T;
T1C2C3;
1CC
12
T,由此可画出逻辑电路图如下:
3CC
13
4
6.假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取
指微指令是所有指令公用的。
已知微指令长度为32位,请估算控制存储器容量。
80条指令,平均每条指令由4条微指令组成,其中有一条公用微指令,所
以总微指令条数为80(4-1)+1=241条微指令,每条微指令32位,所以控存容量
为:
24132位
7.某ALU器件是用模式控制码MS3S2S1C来控制执行不同的算术运算和逻辑操作。
下表列出各条指令所要求的模式控制码,其中y为二进制变量,φ为0
或l任选。
试以指令码(A,B,H,D,E,F,G)为输入变量,写出控制参数M,S3,
S2,Sl,C的逻辑表达式。
指令码MS3S2S1C
A,B00110
H,D01101
E0010y
F0111y
G1011
由表可列如下逻辑方程
M=G
5
S3=H+D+F
S2=A+B+D+H+E+F+G
S1=A+B+F+GC=H+D+Ey+Fy
8.某机有8条微指令I1—I8,每条微指令所包含的微命令控制信号如下表所示。
a—j分别对应10种不同性质的微命令信号。
假设一条微指令的控制字段仅限为
8位,请安排微指令的控制字段格式。
微指令abcdefghij
I1
I2
I3
I4
I5
I6
I7
I8
因为有10种不同性质的微命令信号,如果采用直接表示法则需要10位控
制字段,现控制字段仅限于8位,那么,为了压缩控制字段的长度,必须设法
把一个微指令周期中的互斥性微命令组合在一个小组中,进行分组译码。
经分析,(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)、或(g,b,j)和(i,f,h)均是不可能同时
出现的互斥信号,所以可将其通过2:
4译码后输出三个微命令信号(00表示该组
所有的微命令均无效),而其余四个微命令信号用直接表示方式。
因此可用下面
的格式安排控制字段。
efhbij
acdgXXXX
或:
efhdij
abcgXXXX
fhibgj
acdeXXXX
9.微地址转移逻辑表达式如下:
μA8=P1·
IR6·
T4
μA7=P1·
IR5·
μA6=P2·
C·
6
其中μA8—μA6为微地址寄存器相应位,P1和P2为判别标志,C为进位标志,
IR5和IR6为指令寄存器的相应位,T4为时钟周期信号。
说明上述逻辑表达式的
含义,画出微地址转移逻辑图。
T4表示微地址的第8位在P1有效时,用IR6设置
T4表示微地址的第7位在P1有效时,用IR5设置
T4表示微地址的第6位在P2有效时,用进位标志C设置,地址转移逻辑图如下:
P1
P2
IR5
IR6C
μAR8μAR7μAR6
SET
DQ
T2
D
Q
CLR
CLRCLR
μA8μA7μA6
10.某计算机有如下部件,ALU,移位器,主存M,主存数据寄存器MDR,主
存地址寄存器MAR,指令寄存器IR,通用寄存器R0R3,暂存器C和D。
(1)请将各逻辑部件组成一个数据通路,并标明数据流动方向。
(2)画出“ADDR1,R2”指令的指令周期流程图。
(1)设该系统为单总线结构,暂存器C和D用于ALU的输入端数据暂存,移位
器作为ALU输出端的缓冲器,可对ALU的运算结果进行附加操作,则数据通路可设计如下:
+
C
ALU
IRPCMARMMDRR0R1R2R3
移位器
(2)根据上面的数据通路,可画出“ADDR1,R2”(设R1为目的寄存器)的指令
7
周期流程图如下:
ADDR1,R2
(PC)→MAR
(M)→MDR
(MDR)→IR
PC+1
(R1)→C
(R2)→D
(C)+(D)→移位器
(移位器)→R1
11.已知某机采用微程序控制方式,控存容量为512*48位。
微程序可在整个控
存中实现转移,控制微程序转移的条件共4个,微指令采用水平型格式,后继
微指令地址采用断定方式。
请问;
(1)微指令的三个字段分别应为多少位?
(2)画出对应这种微指令格式的微程序控制器逻辑框图。
(1)因为容量为512*48位,所以下址字段需用9位,控制微程序转移的条件有4
个,所以判别测试字段需4位或(3位译码),因此操作控制字段的位数48-9-4=35
位(或48-9-3=36位)
(2)微程序控制器逻辑框图参见教材P.147图5.23
8
指令寄存器IR
OP
状态条件
地址转移
逻辑
地址译码微地址寄存器
微命令信
号
控制存储器
微命令寄存
器
P字段控制字段
12.今有4级流水线,分别完成取指、指令译码并取数、运算、送结果四步操
作。
今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。
(1)流水线的操作周期应设计为多少?
(2)若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么第2条
指令要推迟多少时间进行?
(3)如果在硬件设计上加以改进,至少需推迟多少时间?
答:
(1)流水操作周期为max(100,100,80,50)=100ns
(2)若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么在第1条指
令“送结果”步骤完成后,第2条指令的“取数”步骤才能开始,也就是说,
第2条指令要推迟两个操作周期,即200ns才能进行。
(3)如果在硬件设计上加以改进,采用定向传送的技术,则只要第1条指令完成
“运算”的步骤,第2条指令就可以“取数”了,因此至少需推迟100ns。
13.指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆
(WB)五个过程段,共有20条指令连续输入此流水线。
(1)画出流水处理的时空图,假设时钟周期为100ns。
(2)求流水线的实际吞吐率(单位时间里执行完毕的指令数)。
(3)求流水线的加速比。
(1)流水处理的空图如下,其中每个流水操作周期为100ns:
空间SI1I2I15I16I17I18I19I20
WBI1I2I15I16I17I18I19I20
MEMI1I2I3I16I17I18I19I20
9
EXI1I2I3I4I17I18I19I20
IDI1I2I3I4I5I18I19I20
IFI1I2I3I4I5I6I19I20
123456192021222324时间T
(2)流水线的实际吞吐量:
执行20条指令共用5+119=24个流水周期,共2400ns,
所以实际吞吐率为:
20
8.333百万条指令/
秒
2400
10
(3)流水线的加速比为:
设流水线操作周期为τ,
则n指令串行经过k个过程段的时间为n*k*τ;
而n条指令经过可并行的k段流水线时所需的时间为(k+n-1)*τ;
故20条指令经过5个过程段的加速比为:
19
4.17
14.用时空图法证明流水计算机比非流水计算机具有更高的吞吐率。
设流水计算机的指令流水线分为4个过程段:
IF、ID、EX、WB,则流水计算机
的时空图如下:
空间SI1I2I3I4I5
WBI1I2I3I4I5
EXI1I2I3I4I5I6
IDI1I2I3I4I5I6I7
IFI1I2I3I4I5I6I7I8
12345678时间T
非流水计算机的时空图:
空间SI1I2
WBI1I2
EXI1I2
IDI1I2
IFI1I2
由图中可以看出,同样的8个操作周期内,流水计算机执行完了5条指令,而
非流水计算机只执行完了2条指令;
由此,可看出流水计算机比非流水计算机
具有更高的吞吐率。
15.用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。
证明:
设流水计算机具有k级流水线,每个操作周期的时间为,执行n条指令的时间
Tkn1;
n
吞吐率为:
H
kn
而非流水计算机,执行n条指令的时间为:
Tnk;
k
Hnknk
Hkn1kn1
当n=1时,
H;
1H
当n>
1时,
H1H,即:
流水计算机具有更高的吞吐率。
16.判断以下三组指令中各存在哪种类型的数据相关?
(1)I1LADR1,A;
M(A)→R1,M(A)是存储器单元
I2ADDR2,Rl;
(R2)+(R1)→R2
(2)I1ADDR3,R4;
(R3)+(R4)→R3
I2MULR4,R5;
(R4)(R5)→R4
(3)I1LADR6,B;
M(B)→R6,M(B)是存储器单元
I2MULR6,R7;
(R6)(R7)→R6
(1)I1的运算结果应该先写入R1,然后再在I2中读取R1的内容作为操作数,所
以是发生RAW(“写后读”)相关
(2)WAR
(3)RAW和WAW两种相关
17.参考图5.39所示的超标量流水线结构模型,现有如下6条指令序列:
I1LADR1,B;
M(B)→R1,M(B)是存储器单元
I2SUBR2,Rl;
(R2)-(R1)→R2
I3MULR3,R4;
(R3)*(R4)→R3
I4ADDR4,R5;
(R4)+(R5)→R4
I5LADR6,A;
M(A)→R6,M(A)是存储器单元
11
I6ADDR6,R7;
(R6)+(R7)→R6
请画出:
(1)按序发射按序完成各段推进情况图。
(2)按序发射按序完成的流水线时空图。
(1)按序发射按序完成各段推进情况图如下(仍设F、D段要求成对输入;
F、D、
W段只需1个周期;
加需要2个周期;
乘需要3个周期;
存/取数需要1个
周期;
执行部件内部有定向传送,结果生成即可使用):
取指段译码段执行段写回段
I1I2
I3I4I1I2
I2I1
I5I6I3I4I2I1
I5I6I2I4I3
I6I5I4I3I2
I6I3
取/存加法器乘法器
(2)按序发射按序完成的流水时空图如下:
1234567891011时钟
I1FDEW
I2FDEEW
I3FDEEEW
I4FDEEW
I5FDEW
I6FDEEW
超标量流水线的时空图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 习题 参考答案
![提示](https://static.bdocx.com/images/bang_tan.gif)