触发器的逻辑功能docWord格式.docx
- 文档编号:22634370
- 上传时间:2023-02-05
- 格式:DOCX
- 页数:21
- 大小:20.57KB
触发器的逻辑功能docWord格式.docx
《触发器的逻辑功能docWord格式.docx》由会员分享,可在线阅读,更多相关《触发器的逻辑功能docWord格式.docx(21页珍藏版)》请在冰豆网上搜索。
5.1.4T触发器和T'
触发器
5.2触发器电路结构和触发方式
5.2.1直接置位/复位方式
5.2.2电位触发方式
5.2.3主从触发器
5.2.4边沿触发方式
5.3触发器的脉冲工作特性
5.3.1直接置位/复位基本触发器
5.3.2电平触发方式触发器
5.3.3主从触发方式触发器
5.3.4边沿触发方式触发器
5.4VHDL描述触发器
5.1.1R-S触发器
触发器逻辑功能的基本特点是可以保存1位二值信息。
由于输入方式以及触发器状态随输入信号变化的规律不同,在具体的
逻辑功能上又有区别,将触发器分成R–S、J–K、D、T、T'
等几种逻
2
辑功能的类型。
这些逻辑功能可以用功能表、特征方程、驱动(激励)表、状态转移图和时序图来描述。
R–S触发器功能表如表5–1–1所示,R–S触发器状态转移图如图5–1–1
所示。
R–S触发器特征方程
其中约束条件的意义是由于正常工作时,不允许出现S=1、R=1的情
况,必须保证SR=0。
R–S触发器激励表如表5–1–2所示。
该表列出了当Qn为某一状态,
要求状态转移到确定的下一状态Qn+1时,所需加入的输入信号。
J–K触发器功能表如表5–1–3所示,J–K触发器的特征方程为
Qn+1=JQn+KQn
3
J–K触发器的状态转移图如图5–1–2所示,J–K触发器的激励表如表
5–1–4所示。
图5–1–2J–K触发器状态转移图
D触发器功能表如表5–1–5所示,D触发器的特征方程为
Qn+1=D
D触发器的状态转移图如图5–1–3所示,D触发器的激励表如表
5–1–6所示。
图5–1–3D触发器状态转移图
4
T触发器功能表如表5–1–7所示,T触发器的特征方程为
Qn+1=TQn+TQn
T触发器的状态转移图如图5–1–4所示,T触发器的激励表如表5–1–8
图5–1–4T触发器状态转移图
T'
触发器是指T恒等于1时的T触发器,所以其状态转移方程为
Qn+1=Qn
触发器的触发方式分有直接置位/复位方式、电位触发方式、主从触
发方式和边沿触发方式。
由两个与非门(或者或非门)交叉耦合构成的基本触发器属于直接置
位/复位方式,如图5–2–1所示,其功能表如表5–2–1所示。
其工作
5
特点是在输入信号SD(RD)全部工作时间内都能直接改变输出端Q
(Q)的状态。
工作波形如图5–2–2所示。
表5–2–1基本触发器功能表
图5–2–1基本触发器
图5–2–2基本触发器工作波形
从图中可见,在SD、RD全部作用时间内都能直接改变Q(Q)的状态,但SD、RD
的0状态同时消失后状态是不定的,所以正常工作时不允许同时为1。
电位触发方式是在基本触发器的基础上加触发导引门,如图5–2–3所
示。
6
图5–2–3电位触发方式R–S触发器
其工作特点是CP=1的全部时间内,R和S的变化都将引起触发器输出端的变化。
而CP=0的全部时间内,R和S的变化都不会引起触发器状态的变化。
其工作波形如图5–2–4所示。
图5–2–4电位触发RS触发器工作波形
主从触发方式电路由两个电位触发方式的触发器串接构成,如图
5–2–5所示。
在主从R–S触发器中,一个为主触发器,一个为从触发
器,但它们的钟控信号相位相反。
图5–2–5主从R–S触发器
7
在CP=1时,主触发器根据S和R的触发状态翻转,从触发器的CP=0
保持原状态不变。
在CP=0时,从触发器的CP=1,按照与主触发器相同的状态翻转,而主触发器在CP=0全部时间内状态不变。
必须注意的是:
(1)在CP=1期间,Q主仍然会随S、R状态变化而多次改变,因此输入信号仍需要引导约束条件SR=0。
(2)从触发器跟随主触发器状态翻转发生在CP由1到0的时刻。
如果将触发器输出Q(Q)反馈至输入端,使得S=JQ,R=KQ,如图
5–2–6所示,此时将输入信号S改称为J,R改称为K。
图5–2–6主从J–K触发器
由于将Q(Q)反馈至输入端,与外加输入信号J和K共同作为触发器的输入信号。
因此有:
(1)原RS=0的约束条件不论J、K为何种状态均能满足,即JQ·
KQ=0。
J–K触发器就没有约束条件
(2)主触发器存在“一次翻转特性”。
也就是主触发器在CP=1期间,如果接受J、K输入信号状态发生一次翻转,主触发器的状态一直保
8
持不变,不再随输入信号改变而改变。
从触发器是跟随CP由1至0
这一时刻主触发器的状态而翻转。
由于主触发器存在一次翻转特性问题,使得主从J–K触发器在CP由1至0发生的状态转移,与J–K触发器状态方程描述的转移出现不一
致。
主从触发器正常工作要求CP=1期间激励信号不发生变化,因此抗干
扰能力较差。
例5–1在图5–3–5给出的主从R–S触发器和图5–3–6给出的主从J–K
触发器的CP、R、S及CP、J、K波形如图5–3–7(a)(b)所示,
假定触发器的初始状态Q=0,请分别画出主从R–S触发器和主从J–K
触发器的输出Q工作波形。
解Q工作波形如图5–3–7中Q主、Q波形所示。
由此波形可见:
(1)从触发器的状态在CP由1跳变至0时刻,跟随Q主发生转移。
(2)比较主从R–S和主从J–K在第3个CP=1期间,R–S触发器的
Q主发生了两次状态转移,而主从J–K的Q主只发生一次状态转移。
(a)主从R–S触发器工作波形
9
(b)主从J–K触发器工作波形
图5–2–7主从R–S触发器和主从J–K触发器工作波形
边沿触发器的次态仅仅取决于CP信号的上升沿或下降沿到达时刻的
输入信号状态。
而在此之前或之后输入信号状态的变化对触发器的状
态没有影响。
因此提高了触发器的可靠性和增强了抗干扰能力。
边沿触发器主要有利用传输门构成的边沿触发器、维持阻塞边沿触发
器和利用门电路传输延迟时间的边沿触发器等几种。
例5–2J–K触发器的时钟波形CP及输入信号J、K波形如图5–2–8
试分别画出主从触发J–K触发器和下降沿触发边沿触发器输出
Q的波形。
设触发器初态为0。
10
图5–2–8例5–2工作波形
请仔细比较Q主从和Q边沿输出波形的不同点。
为了保证触发器工作时能可靠翻转,必须掌握对输入信号、时钟信号
以及它们互相配合关系的要求,这些要求与电路的结构有密切关系。
假设每个门的平均传输延迟时间为tpd,参见图5–2–1。
由图5–2–1可
知:
(1)SD输入低电平开始,至Q=1、Q=0反馈到输入止,SD低电平
信号的宽度应满足tW≥2tpd。
(2)同理,RD输入低电平开始,至Q=1、Q=0反馈到输入止,RD
低电平信号的宽度应满足tW≥2tpd。
所以直接置位/复位所经历的传输延时时间为
tpLH=tpd,tpHL=2tpd
11
由于电平触发方式触发器比基本触发器多了一级导引门电路,参看图
5–2–3。
因此要求S(或R)和CP同时为高电平时间应满足
tW(S,CP)≥3tpd
电平触发方式触发器的传输延迟时间为
t
pLH
=2t
,tpHL
=3t
pd
当CP=1时,主要是主触发器接受输入信号,建立起稳定的Q主,所
以,要求CP高电平的持续时间tWH≥3tpd。
为了保证可靠工作,要求
输入信号保持时间tH≥tWH。
从CP信号下降沿开始到输出端新状态稳定输出,也就是从触发器稳
定输出建立的时间为传输延时时间,因为增加一个CP信号反相器,所以
tpLH=3tpd,tpHL=4tpd
最高时钟频率:
对于主从R–S触发器,CP高电平和低电平持续时间均为3tpd,所以fCPmax≤(1/6)tpd。
电路结构不同,传输延迟及最高工作频率也不同。
对于上升沿触发的维持阻塞型D触发器,在CP上升沿到达之前,要
求D信号必须建立且保持不变,称为建立时间tset=2tpd。
12
要求CP=0的持续时间tL≥tset=2tpd。
从CP上升沿到达至触发器状
态稳定建立,需经历3tpd时间,所以传输延迟时间tpLH=2tpd,tpHL=3tpd
(类同电平触发方式)。
要求CP=1持续时间t≥3t。
所以,最高工
Hpd
作频率fCPmax≤(1/5)tpd。
最后必须指出的是,上面讨论的脉冲工作特性,仅仅是在假定门电路传输时间相等条件下,定性说明有关物理概念。
实际器件中,每个门电路传输延迟时间是不同的,而且内部逻辑门还采用了各种形式简化电路。
所以每个集成触发器的参数数值要通过实验测定。
5.4VHDL描述触发器
对触发器的基本逻辑功能描述同组合逻辑电路描述方法,但其突出的
是时钟信号的描述和置位、复位信号的描述。
上升沿到达可写为
IFCP='
1'
ANDCP'
LAST_VALUE='
0'
EVENT
可简写为IFCP'
EVENTANDCP='
下降沿到达可写为
触发器异步置位/复位信号,用IF语言描述条件
IF(Set='
)AND(res='
)THEN
q_s<
='
;
qb_s<
13
ELSIF(Set='
)AN(res='
qb_s<
ENDIF;
例5–3用VHDL描述异步复位的D触发器。
解
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYdffIS
PORT(cp,d,cr:
INSTD_LOGIC;
q:
OUTSTD_LOGIC);
ENDdff;
ARCHITECTURErtlOFdffIS
BEGIN
PROCESS(cp,cr)
IF(cr='
q<
ELSIF(cp'
EVENTANDcp='
=d;
ENDPROCESS;
14
ENDrtl;
自我检测题
1.写出如图P5–1所示触发器的特征方程Qn+1,并说明此电路完成哪
一种触发器的逻辑功能。
图P5–1
2.对于用或非门构成的MOS触发器,以下说法哪一种正确?
如果是用与非门构成的MOS触发器,哪种说法正确?
(A)异步置位用高电平,存在一次翻转现象;
(B)异步置位用低电平,存在一次翻转现象;
(C)异步置位用高电平,不存在一次翻转现象;
(D)异步置位用高电平,不存在一次翻转现象。
3.
(1)指出图P5–2所示触发器方式的触发方式(图中TG为开关,
当CP=0时,开关断开;
当CP=1时,开关接通)。
图P5–2
(2)分析图P5–3所示触发器工原理,指出其触发方式。
15
图P5–3
(3)有如图P5–4所示波形,分别加在图P5–2和图P5–3所示触发器上,分别画出它们的输出波形。
图P5–4
4.试画出图P5–5所示电路的输出(Q1、Q2和Z)的波形。
图P5–5
5.
根据图
–所示电路和波形,画出电路输出波形(设
Q1
和Q的
P56
初始状态均为0)。
图P5–6
思考题
16
1.为什么说触发器具有记忆功能?
2.描述触发器的功能有哪五种描述方法?
3.触发器主要有哪些动态参数特性?
什么是建立时间、保持时间?
如何确定最高工作频率?
4.钟控触发方式和时钟边沿触发方式各有什么特点?
5.什么是主从触发方式?
为什么TTL主从J–K触发器存在“一次翻
转”现象?
17
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 触发器 逻辑 功能 doc