数字频率计课程设计.docx
- 文档编号:2256170
- 上传时间:2022-10-28
- 格式:DOCX
- 页数:13
- 大小:166.45KB
数字频率计课程设计.docx
《数字频率计课程设计.docx》由会员分享,可在线阅读,更多相关《数字频率计课程设计.docx(13页珍藏版)》请在冰豆网上搜索。
数字频率计课程设计
《数字电子技术课程设计报告》
题目:
数字频率计
学院:
专业:
班级:
姓名:
指导教师:
2020年12月14日
(1)会运用电子技术课程所学到的理论知识,独立完成设计课题。
(2)学会将单元电路组成系统电路的方式。
(3)熟悉中规模集成电路和半导体显示器件的利用方式。
(4)通过查阅手册和文献资料,培育独立分析和解决实际问题的能力。
培育严肃认真工作作风和严谨的科学进展。
频率计技术指标:
频率测量范围:
10~9999Hz
输入电压幅度:
300mV~3V
输入信号波形:
任意周期信号
显示位数:
4位
电源:
220V50Hz
设计方案的选定与说明
数字频率计是一种用数字显示的频率测量仪表,它不仅能够测量正弦信号、方波信号和尖脉冲信号的频率,而且还能对其他多种物理量的转变频率进行测量,诸如机械振动次数,物体转动速度,明暗转变的闪光次数,单位时刻里通过传送带的产品数量等等,这些物理量的转变情形能够有关传感器先转变成周期转变的信号,然后用数字频率计测量单位时刻内转变次数,再用数码显示出来。
方案设计与论证
交流电信号或脉冲信号的频率是指单位时刻内产生的电振动的次数或脉冲个数。
用数学模型可表示为:
f=
式中f——频率。
N——电振动次数或脉冲数。
t——产生N次电振动或脉冲所需要的时刻。
第一必需把各类被测信号通过放大整形电路,使其成为规矩的数字信号,以便于计数器计数。
实现频率测量的另一必备环节是时基电路。
所谓时基电路,确实是产生时刻标准信号的电路装置。
通常要求精准稳固,因此采纳1MHz或5MHz石英晶体振荡器做成标准时刻信号发生器。
一样计数器那么采纳十位计数器,N进制的计数器也确实是N分频器,其N进位信号也可作为N分频信号。
如下图为数字频率计系统原理总框图,被测量信号通过放大与整形电路传入十进制计数器,变成其所要求的信号,现在数字频率计与被测信号的频率相同,时基电路提供标准时刻基准信号,现在利用所取得的基准信号来触发操纵电路,进而取得必然宽度的闸门信号,当1s信号传入时,闸门开通,被测量的脉冲信号通过闸门,其计数器开始计数,当1s信号终止时闸门关闭,停止计数。
依照公式得被测信号的频率f=NHz。
图数字频率计系统原理方框图
逻辑操纵电路的一个重要的作用是在每次采样后还要封锁主控门和时基信号输入,使计数器显示的数字停留一段时刻,以便观测和读取数据。
简而言之,操纵电路的任务确实是打开主控门计数,关上主控门显示,然后清零,那个进程不断重复进行。
操纵电路如下图:
图逻辑操纵电路
论述方案的各部份工作原理
时基电路
为了取得较为稳固的时刻基准信号,以便准确的操纵主控门的开启时刻,其电路见图所示:
VCC
图时基电路
本设计采取用555按时器组成的多谐振荡器如下图。
接通电源后,电容被充电,当上升到时,使为低电平,同时放电三极管T导通,现在电容C通过和T放电,下降。
当下降到时,翻转为高电平。
电容器C放电所需的时刻为
当放电终止时,T截止,将通过、向电容C充电,由上升到所需的时刻为
当上升到时,电路又翻转为低电平。
如此周而复始,于是在电路的输出端就取得一个周期性的矩形波。
其振荡频率为
放大整形电路
为保证测量精度,在整形电路的输入端加一前置放大器。
对幅值较低的被测信号经放大后再送入整形器整形。
如图为放大整形电路原理图。
此电路采纳晶体管3DG100与74LS00等组成,其中3DG100为放大器,可对周期信号进行放大再传入整形器中对信号进行整形。
图放大与整形电路电路
逻辑操纵电路
逻辑操纵电路的作用主若是操纵主控门的开启和关闭,同时也操纵整机逻辑关系。
本设计采纳74LS123组成逻辑操纵电路,先启动脉冲置成1,其余触发器置成0,然后时基电路传入脉冲,操纵电路开始工作。
被测信号通过闸门进入计数电路,于是计数器译码器同时工作,从而记下所测信号频率值。
当操纵电路转为其他状态时,闸门关闭,计数器停止工作,数码管继续显示所测频率值。
直到有一次循环,计数器清零,数码管显示消失,到此为止,频率计完成一次测量。
脉冲信号可由两个单稳态触发器74LS123产生,它们的脉冲宽度由电路的时刻常数决定。
由74LS123的功能得出,当1、触发脉冲从1A端输入时,在触发脉冲的负跳变作用下,输出端可取得一负脉冲,其波形关系正好知足图所示的波形Ⅳ和Ⅴ的要求,手动复位开关S按下时,计数器清零。
逻辑操纵电路如下图:
图逻辑操纵电路
计数器
为了提高计数速度,可采纳同步计数器。
其特点是计数脉冲作为时钟信号同时接于列位触发器的时钟脉冲输入端,在每次时钟脉冲沿到来之前,依照当前计数器状态,利用逻辑操纵电路,预备好适当的条件。
当计数脉冲沿到来时,所有应翻转的触发器同时翻转,同时也利用所有应维持原状的触发器不该变状态。
由于频率计的测量范围10~9999Hz,因此采纳十进制计数器74LS90,它不仅可用于对脉冲进行计数,还可用于分频;此电路那么需分频,N位进制计数器确实是N分频器。
被测信号由闸门开通送入计数器,记录所测信号频率值传入译码显示电路中,显示器显示测得频率值;待闸门关闭,计数器停止工作;电路那么继续工作进行下次循环,计数器清零,显示器数值消失,频率计完成一次测量。
数字频率计测周期大体原理如下图
图数字频率计测周期大体原理图
当被测信号的频率较低时,采纳直接测频方式由量程误差一路的测量误差太大,为了提高测低频时的准确度,应先测周期,然后计算。
被测信号通过放大整形电路变成方波,加到门控电路产生闸门信号,如,那么闸门打开的时刻也为10ms,在此期间内,周期为的标准脉冲通过闸门进入计数器计数。
假设。
那么计数器记得的脉冲数=10000个。
假设以毫秒为单位,那么显示器上的读数为。
以上分析可见,频率计测周期的大体原理正好与测频相反,即被测信号用来操纵闸门电路的开通与关闭,标准时基信号作为计数脉冲。
锁存器
锁存器是组成各类时序电路的存储单元电路,其具有0和1两种稳固状态,一旦状态被确信,就能够自行维持,锁存器是一种脉冲电平灵敏的存储单元电路,它们能够在特定输入脉冲电平作用下改变状态。
在确信的时刻内计数器的技术结果必需经锁定后才能取得稳固的显示值。
锁存器的作用是通过触发脉冲操纵,将测量的数据寄放起来,送入译码显示器。
锁存器能够采纳一样的8位并行输入寄放器。
此电路采纳74LS273锁存器,其作用是将计数器在1s终止时锁记得的数进行锁存,使显示器上能稳固地显示现在计数器的值。
当1s计数终止时,通过逻辑电路产生信号送入锁存器,将现在计数的值送入译码显示器。
选用两个8位锁存器74LS273能够完成上计数功能。
那时钟脉冲CP的正跳变来到时,锁存器的输入等于输入,即Q=D,从而将计数器的输出值送到锁存器的输出端正脉冲终止后,不管D为何值,输出端Q的状态仍维持原先的状态的Q不变。
因此在计数期间内,计数器的输出可不能送到译码显示器。
图锁存器芯片
设计方案的图表
设计原理图
依照系统框图,方案论证,设计数字频率计系统原理图如以下图所示。
在多谐振荡器中,电路从暂稳态过渡带另一个状态,其“触发”信号是由电路内部电容充(放)电提供的,因此无需外部触发脉冲。
暂稳态持续的时刻是脉冲电路的要紧参数,它与电路的阻容原件取值有关。
电路中RC电路充、放电进程对相应门输入电平的阻碍是分析电路的关键。
图中依照课题要求,电路采纳555按时器组成的多谐振荡器,为取得较为稳固的时刻基准信号,用来准确的操纵主控门的开启时刻。
被测信号第一通过放大整形电路进行整形,使其取得所需的整形信号,晶体振荡器的输出信号经整形和分频器逐级分频后,可取得各类事件基准。
计数器是最经常使用的时序电路之一,计数器的种类不胜列举,按触发器动作分类,可分为同步计数器和异步计数器;按计数数值增减分类,可分为加计数器、减计数器和可逆计数器;按编码分类,又可分为二进制码计数器、BCD码技术区、循环码计数器。
此设计采纳十进制计数器进行计数。
通过时基选择开关,将所选用的时基信号作为操纵电路的触发信号(用8位寄放器,事实上确实是触发器组成的计数器,它能够循环位移一个1电平,也能够循环位移一个0电平),再将信号传入逻辑操纵电路中,操纵电路输出接往主控门,该输出端仅在所选时刻基准内维持高电平,使主控门开启,被测信号在采样时刻内通过主控门,进入十进制计数器计数,计数器数值由数字显示器在数字频率计面板上显示出来。
此即为所测信号之频率值。
译码器是组合逻辑电路的一个重要的器件,其能够分为:
变量译码和显示译码两类。
它们的工作原理和分析设计方式大同小异,其中二进制译码器、二-十进制译码器和显示译码器是三种最典型,利用十分普遍的译码电路。
显示译码器,一样是将一种编码译成十进制码或特定的编码,并通过显示器件将译码器的状态显示出来。
本设计译码显示器那么采纳十进制74LS48来实现,其作用是把BCD码表示的十进制数转换成能驱动数码管正常显示的段信号,以取得数字显示。
图数字频率计原理图
元件清单
见下表为元件清单列表
表元件清单
原件序号
型号
主要参数
数量
备注
1
555
1
定时器
2
72LS123
2
逻辑控制电路
3
74LS00
2
与非门
4
74LS90
4
10进制计数器
5
74LS273
2
锁存器
6
74LS48
4
译码器
7
8421数码器
4
数码管
8
R
47K
2
电阻
9
R
39K
2
电阻
10
Rext
10K
3
电阻
11
R
1
电阻
12
R
1K
1
电阻
13
R
10Ω
1
电阻
14
RP
100K
1
电位器
15
RP
47K
1
电位器
16
C
μF
2
电解电容
17
C
10μF
1
电解电容
18
C
47μF
1
电解电容
19
C
100μF
1
电解电容
20
C
μF
1
瓷片电容
21
LED
1
二极管
22
S
1
按钮开关
编写设计说明书
设计说明
(1)接通电源后,用双踪示波器(输入耦合方式置DC档)观看时基电路的输出波形,其中t1=1s,t2=,不然从头调剂时基电路中的R1和R2,使其知足要求,然后,改变示波器的扫描速度旋钮,观看74LS123的脚和脚的波形。
74LS123真值表如下表所示
表74LS123真值表
(2)将4片计数器74LS90的2引脚全数接低电平,锁存器74LS123的引脚都接时钟脉冲,有列位计数器的引脚加入计数脉冲,检查4位锁存,译码,显示器的工作是不是正常。
(3)有放大电路输入端加入,的正弦信号,用示波器观看放大电路和整形电路的输出波形,应为与被测信号同频率的脉冲波,显示器上的念书应为1000。
性能技术指标与分析
(1)频率准确度
一样用相对误差来表示,即
式中为量化误差(即±1个字误差),是数字仪器所特有的误差,当闸门时刻T选定后,越低,量化误差越大;为闸门时刻相对误差,要紧由时基电路标准频率的准确度决定,。
(2)频率测量范围及各电路的测试
在输入电压符合规定要求值时,能正常进行测量的频率区间称为频率测量范围。
频率测量范围要紧由放大整形电路的频率响应决定。
①时基电路测试:
在通直流时,用示波器测555电路引脚和输出波形图,引脚的波形应如下图波形,调剂电位器RP,使t1=1s,t2=,引脚的输出波形应为电容不断充放电的进程。
②逻辑操纵电路的测试:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字频率计 课程设计