台湾半导体IC制造Word文档格式.docx

台湾半导体IC制造Word文档格式.docx

《台湾半导体IC制造Word文档格式.docx》由会员分享，可在线阅读，更多相关《台湾半导体IC制造Word文档格式.docx（21页珍藏版）》请在冰豆网上搜索。

頸部成長（NeckGrowth）

　　當矽融漿的溫度穩定之後，將<

1.0.0>

方向的晶種漸漸注入液中，接著將晶種往上拉昇，並使直徑縮小到一定（約6mm），維持此直徑並拉長10-20cm，以消除晶種內的排差（dislocation），此種零排差（dislocation-free）的控制主要為將排差侷限在頸部的成長。

晶冠成長（CrownGrowth）

　　長完頸部後，慢慢地降低拉速與溫度，使頸部的直徑逐漸增加到所需的大小。

晶體成長（BodyGrowth）

利用拉速與溫度變化的調整來遲維持固定的晶棒直徑，所以坩鍋必須不斷的上升來維持固定的液面高度，於是由坩鍋傳到晶棒及液面的輻射熱會逐漸增加，此輻射熱源將致使固業界面的溫度梯度逐漸變小，所以在晶棒成長階段的拉速必須逐漸地降低，以避免晶棒扭曲的現象產生。

尾部成長（TailGrowth）

　　當晶體成長到固定（需要）的長度後，晶棒的直徑必須逐漸地縮小，直到與液面分開，此乃避免因熱應力造成排差與滑移面現象。

《晶柱切片後處理》

　　矽晶柱長成後，整個晶圓的製作才到了一半，接下必須將晶柱做裁切與檢測，裁切掉頭尾的晶棒將會進行外徑研磨、切片等一連串的處理，最後才能成為一片片價值非凡的晶圓，以下將對晶柱的後處理製程做介紹。

切片（Slicing）

　　長久以來經援切片都是採用內徑鋸，其鋸片是一環狀薄葉片，內徑邊緣鑲有鑽石顆粒，晶棒在切片前預先黏貼一石墨板，不僅有利於切片的夾持，更可以避免在最後切斷階段時鋸片離開晶棒所造的破裂。

切片晶圓的厚度、弓形度（bow）及撓屈度（warp）等特性為製程管制要點。

影響晶圓品質的因素除了切割機台本身的穩定度與設計外，鋸片的張力狀況及鑽石銳利度的保持都有很大的影響。

圓邊（EdgePolishing）

　　剛切好的晶圓，其邊緣垂直於切割平面為銳利的直角，由於矽單晶硬脆的材料特性，此角極易崩裂，不但影響晶圓強度，更為製程中污染微粒的來源，且在後續的半導體製成中，未經處理的晶圓邊緣也為影響光組與磊晶層之厚度，固須以電腦數值化機台自動修整切片晶圓的邊緣形狀與外徑尺寸。

研磨（Lapping）

　　研磨的目的在於除去切割或輪磨所造成的鋸痕或表面破壞層，同時使晶圓表面達到可進行拋光處理的平坦度。

蝕刻（Etching）

　　晶圓經前述加工製程後，表面因加工應力而形成一層損傷層（damagedlayer），在拋光之前必須以化學蝕刻的方式予以去除，蝕刻液可分為酸性與鹼性兩種。

去疵（Gettering）

　　利用噴砂法將晶圓上的瑕疵與缺陷感到下半層，以利往後的IC製程。

拋光（Polishing）

　　晶圓的拋光，依製程可區分為邊緣拋光與表面拋光兩種

邊緣拋光（EdgePolishing）

　　邊緣拋光的主要目的在於降低微粒（particle）附著於晶圓的可能性，並使晶圓具備較佳的機械強度，但需要的設備昂貴且技術層面較高，除非各戶要求，否則不進行本製程。

表面拋光（SurfacePolishing）

　　表面拋光是晶圓加工處理的最後一道步驟，移除晶圓表面厚度約10-20微米，其目的在改善前述製程中遺留下的微缺陷，並取得局部平坦度的極佳化，以滿足IC製程的要求。

基本上本製程為化學－機械的反應機制，由研磨劑中的NaOH,KOH,NH4OH腐蝕晶圓的最表層，由機械摩擦作用提供腐蝕的動力來源。

《晶圓處理製程介紹》

　　基本晶圓處理步驟通常是晶圓先經過適當的清洗（Cleaning）之後，送到熱爐管（Furnace）內，在含氧的環境中，以加熱氧化（Oxidation）的方式在晶圓的表面形成一層厚約數百個的二氧化矽（SiO2）層，緊接著厚約1000A到2000A的氮化矽（Si3N4）層將以化學氣相沈積（ChemicalVaporDeposition；

CVP）的方式沈積（Deposition）在剛剛長成的二氧化矽上，然後整個晶圓將進行微影（Lithography）的製程，先在晶圓上上一層光阻（Photoresist），再將光罩上的圖案移轉到光阻上面。

接著利用蝕刻（Etching）技術，將部份未被光阻保護的氮化矽層加以除去，留下的就是所需要的線路圖部份。

接著以磷為離子源（IonSource），對整片晶圓進行磷原子的植入（IonImplantation），然後再把光阻劑去除（PhotoresistScrip）。

製程進行至此，我們已將構成積體電路所需的電晶體及部份的字元線（WordLines），依光罩所提供的設計圖案，依次的在晶圓上建立完成，接著進行金屬化製程（Metallization），製作金屬導線，以便將各個電晶體與元件加以連接，而在每一道步驟加工完後都必須進行一些電性、或是物理特性量測，以檢驗加工結果是否在規格內（InspectionandMeasurement）；

如此重複步驟製作第一層、第二層．．．的電路部份，以在矽晶圓上製造電晶體等其他電子元件；

最後所加工完成的產品會被送到電性測試區作電性量測。

　　根據上述製程之需要，FAB廠內通常可分為四大區：

1）黃光

　　本區的作用在於利用照相顯微縮小的技術，定義出每一層次所需要的電路圖，因為採用感光劑易曝光，得在黃色燈光照明區域內工作，所以叫做「黃光區」。

微影成像（雕像術;

lithography）

決定元件式樣（pattern）尺寸（dimension）以及電路接線（routing）

在黃光室內完成,對溫.濕度維持恆定的要求較其它製程高

一個現代的積體電路（IC）含有百萬個以上的獨立元件，而其尺寸通常在數微米，在此種尺寸上，並無一合適的機械加工機器可以使用，取而代之的是微電子中使用紫外光的圖案轉換（Patterning），這個過程是使用光學的圖案以及光感應膜來將圖案轉上基板，此種過程稱為光刻微影（photolithography），此一過程的示意圖說明於下圖

光刻微影技主要在光感應薄膜，稱之為光阻，而光阻必須符合以下五點要求：

1.光阻與基板面黏著必須良好。

2.在整個基板上，光阻厚度必須均勻。

3.在各個基板上，光阻厚度必須是可預知的。

4.光阻必須是感光的，所以才能做圖案轉換。

5.光阻必須不受基板蝕刻溶液的侵蝕。

在光刻微影過程，首先為光阻塗佈，先將適量光阻滴上基板中心，而基板是置於光阻塗佈機的真空吸盤上，轉盤以每分鐘數千轉之轉速，旋轉30-60秒，使光阻均勻塗佈在基板上，轉速與旋轉時間，依所需光阻厚度而定。

曝照於紫外光中，會使得光阻的溶解率改變。

紫外光通過光罩照射於光阻上，而在光照及陰影處產生相對應的圖形，而受光照射的地方，光阻的溶解率產生變化，稱之為光化學反應，而陰影處的率沒有變化，這整個過稱之為曝光（exposure）。

在曝光之後，利用顯影劑來清洗基板，將光阻高溶解率部份去除，這個步驟，稱之為顯影（Development），而光阻去除的部份依不同型態的光阻而有不同，去除部份可以是被光照射部份或是陰影部份，如果曝光增加光阻的溶解率，則此類光阻為正光阻，如果曝光降低光阻的溶解率，則稱此類光阻為負光阻。

在顯影後，以蝕刻液來蝕刻含在有圖案（pattern）光阻的基板蝕刻液去除未受光阻保護的基板部份，而受光阻保護部份，則未受蝕刻。

最後，光阻被去除，而基板上則保有被製的圖案。

黃光製程:

1.上光阻

2.軟烤（預烤）:

90~100度C~30min<

~~使光阻揮發變硬一點o

3.曝光顯像

4.硬烤:

200度C~30min<

~~把剩下的揮發氣體完全揮發使其更抗腐蝕,但不可烤太久因為最後要把光阻去掉o

相關儀器材料:

1.光阻（photoresist）2.光罩（mask）3.對準機（maskaligner）

4.曝光光源（exposuresource）5.顯像溶液（developesolution）6.烤箱（heatingoven）

光阻:

1.正光阻:

曝光區域去除2.負光阻:

曝光區域留下

曝光光源:

1.可見光4000~7000埃

2.紫外線<

4000埃（深紫外線0.25um最多到0.18um,找不到合適的光阻及

散熱問題,但解析很好,可整片曝光。

3.X光~10埃（可整片曝光）

4.電子束視電子能量而定（速度慢（直接寫入））波粒雙重性質量愈大波愈小解

析度和入波長有關電子9.1*10的負27kg就會有波的性質

曝光方式:

1.直接接觸式（contact）:

解析度高.光罩壽命短

2.微間距式（proximity）:

解析度低.光罩壽命長（20~50um）

3.投射式（projection）:

解析度高.鏡片組複雜,步進式曝光.速度慢

NA:

NumericalAperture（NA:

nsina）

DOF:

DepthofFocus景深（NA愈大,W解析度愈小）

解析度W=0.6入/NA,聚焦深度DOF=+-入/2（NA）2次方

角度愈大,聚焦深度愈窄,聚焦深度愈深愈好

光阻主要組成:

1.矩陣物質（MatrixMaterial;

Resin）:

決定光阻之機械特性即,光阻抵抗蝕刻的能

力由此物質決定

2.感光物質:

決定對光的靈敏度是否成像

3.溶劑:

使光阻保持液態具揮發性

光阻之相關參數:

1.精確重現圖樣2.抗腐蝕性良好

3.光學特性:

包括解析度光敏度及折射率

4.製程安全相關特性

負光阻優點:

1.較佳的黏著特性

2.曝光時間短生產快

3.較不受顯像液之稀釋程度及環境溫度影響

4.價格較便宜

2）蝕刻

蝕刻製程是將電路佈局移轉到晶片上之關鍵步驟，包括蝕刻及蝕刻後清洗兩部份，本所現階段以多層導線所需之蝕刻及清洗技術為重點。

蝕刻技術開發已完成符合0.15微米世代製程規格之0.2微米接觸窗蝕刻技術以及符合0.18微米世代製程規格（線寬/間距=0.22微米/0.23微米）之鋁導線蝕刻技術；

同時完成光阻硬化技術，可提高光阻抗蝕刻性10%~20%；

目前之技術重點在於雙嵌入結構蝕刻技術及低介電常數材料蝕刻技術，以搭配銅導線製程達成低電阻、低電容之目標。

蝕刻後清洗技術開發已建立基本之氧化層及金屬層蝕刻後清洗能力，目前之技術重點在雙嵌入結構蝕刻後清洗技術，銅導線相容之光阻去除技術、低介電常數材料相容之光阻去除技術、銅污染去除技術等。

　　經過黃光定義出我們所需要的電路圖，把不要的部份去除掉，此去除的步驟就稱之為蝕刻，因為它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期間又利用酸液來腐蝕的，所以叫做「蝕刻區」。

濕式蝕刻:

酸鹼溶液（化學方式）選擇性高等向蝕刻

1.Through-put高

2.設備價格低

3.溶液更新頻率<

=>

成本

4.溶液本身的污染

優點

1.（through-put）高

2.設備價格低

3.溶液更新頻率<

->

4.溶液本身的污染

乾式蝕刻:

電漿蝕刻（PlasmaEtching）,活性離子蝕刻（RIE）（物理方式）

選擇性低非等向蝕刻撞擊損傷（damages）負面影響:

晶格排列因撞擊而偏移

撞擊->

能量傳遞->

活化能降低->

反應加速

蝕刻考慮因素:

1.選擇性（Selectivity）3.蝕刻速率（EtchingRate）

2.等向性（Isotropy）4.晶片損傷（Damags）

3）擴散

本區的製造過程都在高溫中進行，又稱為「高溫區」，利用高溫給予物質能量而產生運動，因為本區的機台大都為一根根的爐管，所以也有人稱為「爐管區」，每一根爐管都有不同的作用。

氧化

影響熱氧化速率的因素:

1.反應氣體成分

2.溫度

3.晶向

4.晶片攙雜濃度

SiO2良好的絕緣特性導至矽半導體及MOS結構能夠盛行的主要原因.

第一個做出的是Ge半導體Ge（鍺）無良好的氧化物所以分展矽o

化合物半導體GaASInp常用在光電因會發光，n和p的濃度提高空乏區寬度變窄,因為技術愈來愈小由0.35到0.07要空乏區不碰到才行,所以要提高濃度o

倍率高:

TEM穿透式電子顯微鏡

SEM掃瞄式電子顯微鏡

熱（高溫）氧化:

（Thermaloxidation）

1.乾氧:

O2+si一>

sio2

2.濕氧:

H2O+Si一>

sio2+2H2

成長速率:

CVDSio2>

WetSio2>

DRYSio2

品質

CVDSio2<

WetSIO2<

DrySio2

CVDSio2:

今屬間介電層

WetSio2:

場氧化層

DrySio2:

閘極氧化層

熱氧化層<

==>

CVD氧化層

高溫900度低溫700~800以下

結構緻密HF去吃很慢結構鬆散HF去吃很快

高絕緣強度低絕緣強度

4）薄膜

薄膜技術旨在開發應用於0.18微米以下，ULSI製程所需之成膜沈積技術，涵蓋金屬導線技術、介電層技術以及平坦化技術等三項子技術。

以金屬導線技術而言，以銅導線沈積技術研發為主，依據半導體製程發展趨勢將開發高電漿密度物理性金屬沈積技術、電化學沈積技術以及化學氣相沈積技術。

以介電層技術而言，主要分為先進介電值沈積技術及低介電常數薄膜成膜技術，先進介電質沈積技術為開發高密度電漿化學氣相沈積，介電質抗反射層氟摻雜玻璃蝕刻阻擋層等應用於0.18微米之介電層沈積技術；

而低介電常數膜主要應用於高速元件傳遞延遲、功率消耗及干擾，本計畫將針對此新材料之成膜應用加以研究。

平坦化技術主要開發化學機械研磨相關技術，針對金屬及介電質進行研磨及研磨後清潔技術之研發，並針對研磨終點檢測技術平坦化模擬、研磨後腐蝕及氧化之防治進行研究。

本區機器操作時，機器中都需要抽成真空，所以又稱之為真空區，真空區的機器多用來作沈積暨離子植入，也就是在Wafer上覆蓋一層薄薄的薄膜，所以稱之為「薄膜區」。

在真空區中有一站稱為晶圓允收區，可接受晶片的測試，針對我們所製造的晶片，其過程是否有缺陷，電性的流通上是否有問題，由工程師根據其經驗與電子學上知識做一全程的檢測，由某一電性量測值的變異判斷某一道相關製程是否發生任何異常。

此檢測不同於測試區（WaferProbe）的檢測，前者是細部的電子特性測試與物理特性測試，後者所做的測試是針對產品的電性功能作檢測。

《晶圓針測製程介紹》

　　晶圓針測（ChipProbing；

CP）之目的在於針對晶片作電性功能上的測試（Test），使IC在進入構裝前先行過濾出電性功能不良的晶片，以避免對不良品增加製造成本。

　　半導體製程中，針測製程只要換上不同的測試配件，便可與測試製程共用相同的測試機台（Tester）。

所以一般測試廠為提高測試機台的使用率，除了提供最終測試的服務亦接受晶片測試的訂單。

以下將此針測製程作一描述。

上圖為晶圓針測之流程圖，其流程包括下面幾道作業：

（1）晶圓針測並作產品分類（Sorting）

晶圓針測的主要目的是測試晶圓中每一顆晶粒的電氣特性，線路的連接，檢查其是否為不良品，若為不良品，則點上一點紅墨水，作為識別之用。

除此之外，另一個目的是測試產品的良率，依良率的高低來判斷晶圓製造的過程是否有誤。

良品率高時表示晶圓製造過程一切正常，若良品率過低，表示在晶圓製造的過程中，有某些步驟出現問題，必須儘快通知工程師檢查。

（2）雷射修補（LaserRepairing）

雷射修補的目的是修補那些尚可被修復的不良品（有設計備份電路在其中者），提高產品的良品率。

當晶圓針測完成後，擁有備份電路的產品會與其在晶圓針測時所產生的測試結果資料一同送往雷射修補機中，這些資料包括不良品的位置，線路的配置等。

雷射修補機的控制電腦可依這些資料，嘗試將晶圓中的不良品修復。

（3）加溫烘烤（Baking）

加溫烘烤是針測流程中的最後一項作業，加溫烘烤的目的有二：

（一）將點在晶粒上的紅墨水烤乾。

（二）清理晶圓表面。

經過加溫烘烤的產品，只要有需求便可以出貨。

【半導體構裝製程】

隨著IC產品需求量的日益提昇，推動了電子構裝產業的蓬勃發展。

而電子製造技術的不斷發展演進，在IC晶片「輕、薄、短、小、高功能」的要求下，亦使得構裝技術不斷推陳出新，以符合電子產品之需要並進而充分發揮其功能。

構裝之目的主要有下列四種：

（1）電力傳送

（2）訊號輸送（3）熱的去除（4）電路保護

　　所有電子產品皆以「電」為能源，然而電力之傳送必須經過線路之連接方可達成，IC構裝即可達到此一功能。

而線路連接之後，各電子元件間的訊號傳遞自然可經由這些電路加以輸送。

電子構裝的另一功能則是藉由構裝材料之導熱功能將電子於線路間傳遞產生之熱量去除，以避免IC晶片因過熱而毀損。

最後，IC構裝除對易碎的晶片提供了足夠的機械強度及適當的保護，亦避免了精細的積體電路受到污染的可能性。

IC構裝除能提供上述之主要功能之外，額外亦使IC產品具有優雅美觀的外表並為使用者提供了安全的使用及簡便的操作環境。

　　IC構裝依使用材料可分為陶瓷（ceramic）及塑膠（plastic）兩種，而目前商業應用上則以塑膠構裝為主。

以塑膠構裝中打線接合為例，其步驟依序為晶片切割（diesaw）、黏晶（diemount/diebond）、銲線（wirebond）、封膠（mold）、剪切/成形（trim/form）、印字（mark）、電鍍（plating）及檢驗（inspection）等。

以下依序對構裝製程之各個步驟做一說明：

晶片切割（DieSaw）

晶片切割之目的為將前製程加工完成之晶圓上一顆顆之晶粒（die）切割分離。

欲進行晶片切割，首先必須進行晶圓黏片，而後再送至晶片切割機上進行切割。

切割完後之晶粒井然有序排列於膠帶上，而框架的支撐避免了膠帶的皺摺與晶粒之相互碰撞。

黏晶（DieDond）

黏晶之目的乃將一顆顆之晶粒置於導線架上並以銀膠（epoxy）黏著固定。

黏晶完成後之導線架則經由傳輸設備送至彈匣（magazine）內，以送至下一製程進行銲線。

銲線（WireBond）

銲線乃是將晶粒上的接點以極細的金線（18～50μm）連接到導線架之內引腳，進而藉此將IC晶粒之電路訊號傳輸至外界。

封膠（Mold）

封膠之主要目的為防止濕氣由外部侵入、以機械方式支持導線、內部產生熱量之去除及提供能夠手持之形體。

其過程為將導線架置於框架上並預熱，再將框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。

剪切/成形（Trim/Form）

剪切之目的為將導線架上構裝完成之晶粒獨立分開，並把不需要的連接用材料及部份凸出之樹脂切除（dejunk）。

成形之目的則是將外引腳壓成各種預先設計好之形狀，以便於裝置於電路版上使用。

剪切與成形主要由一部衝壓機配上多套不同製程之模具，加上進料及出料機構所組成。

印字（Mark）

印字乃將字體印於構裝完的膠體之上，其目的在於註明商品之規格及製造者等資訊。

檢驗（Inspection）

晶片切割之目的為將前製程加工完成之晶圓上一顆顆之檢驗之目的為確定構裝完成之產品是否合於使用。

其中項目包括諸如：

外引腳之平整性、共面度、腳距、印字是否清晰及膠體是否有損傷等的外觀檢驗。

《電子構裝製造技術》

　　IC晶片必須依照設計與外界之電路連接，才可正常發揮應有之功能。

用於封裝之材料主要可分為塑膠（plastic）及陶瓷（ceramic）兩種。

其中塑膠構裝因成本低廉，適合大量生產且能夠滿足表面黏著技術之需求，目前以成為最主要的IC封裝方式。

而陶瓷構裝之發展已有三十多年歷史，亦為早期主要之構裝方式。

由於陶瓷構裝成本高，組裝不易自動