双面板布线技巧PCB布线设计Word格式.docx

双面板布线技巧PCB布线设计Word格式.docx

《双面板布线技巧PCB布线设计Word格式.docx》由会员分享，可在线阅读，更多相关《双面板布线技巧PCB布线设计Word格式.docx（10页珍藏版）》请在冰豆网上搜索。

如果地平面被信号走线隔断，为降低对地电流回路的干扰，应使信号走线与地平面垂直；

模拟电路尽量靠近电路板边缘放置，数字电路尽量靠近电源连接端放置，这样做可以降低由数字开关引起的di/dt效应。

厂商的演示板和评估板通常采用这种布线策略。

但是，更为普遍的做法是将地平面布在电路板顶层，以降低电磁干扰。

（2）电路接地方式的考虑原则。

当电子线路中信号工作频率小于1MHz时。

由于布线与元器件问的电感影响较小，而接地电路形成的环流可能形成较大的干扰，应该考虑单点接地。

当工作频率大于10MHz时。

地线阻抗变得很大。

此时应考虑降低地线阻抗。

可采用多点接地。

当工作频率在1～10MHz时。

也应尽量考虑多点接地。

在只有数字电路组成的PCB板接地时，要将接地电路做成闭式环路．可明显提高电路的抗干扰能力。

PCB上的接地连接如要考虑走线时，设计应将走线尽量加粗。

这是一个好的经验法则，但要知道，接地线的最小宽度是从此点到末端的有效宽度，此处“末端”指距离电源连接端最远的点。

应避免地环路。

（3）如果不能采用地平面，应采用星形连接策略（见图1）。

通过这种方法，地电流独立返回电源连接端。

图1中，注意到并非所有器件都有自己的回路，U1和U2是共用回路的。

如遵循以下第4条和第5条准则是可以这样做的。

（4）数字电流不应流经模拟器件。

数字器件开关时，回路中的数字电流相当大，但只是瞬时的，这种现象是由地线的有效感抗和阻抗引起的。

对于地平面或接地走线的感抗部分，计算公式为V=Ldi/dt，其中V是产生的电压，L是地平面或接地走线的感抗，di是数字器件的电流变化，dt是持续时间。

对地线阻抗部分的影响，其计算公式为V=RI,其中，V是产生的电压，R是地平面或接地走线的阻抗，I是由数字器件引起的电流变化。

经过模拟器件的地平面或接地走线上的这些电压变化，将改变信号链中信号和地之间的关系（即信号的对地电压）。

（5）高速电流不应流经低速器件。

与上述类似，高速电路的地返回信号也会造成地平面的电压发生变化。

此干扰的计算公式和上述相同，对于地平面或接地走线的感抗，V=Ldi/dt；

对于地平面或接地走线的阻抗，V=RI。

与数字电流一样，高速电路的地平面或接地走线经过模拟器件时，地线上的电压变化会改变信号链中信号和地之间的关系。

（6）不管使用何种技术，接地回路必须设计为最小阻抗和容抗。

（7）如使用地平面，分隔开地平面可能改善或降低电路性能，因此要谨慎使用。

分开模拟和数字地平面的有效方法如图2所示。

图2中，精密模拟电路更靠近接插件，但是与数字网络和电源电路的开关电流隔离开了。

这是分隔开接地回路的非常有效的方法。

4.旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰（EMI）等问题

（1）旁路或去耦电容

在布线时，模拟器件和数字器件都需要这些类型的电容，都需要靠近其电源引脚连接一个电容，此电容值通常为0.1mF。

系统供电电源侧需要另一类电容，通常此电容值大约为10mF。

这些电容的位置如图3所示。

电容取值范围为推荐值的1/10至10倍之间。

但引脚须较短，且要尽量靠近器件（对于0.1mF电容）或供电电源（对于10mF电容）。

在电路板上加旁路或去耦电容，以及这些电容在板上的位置，对于数字和模拟设计来说都属于常识。

但有趣的是，其原因却有所不同。

在模拟布线设计中，旁路电容通常用于旁路电源上的高频信号，如果不加旁路电容，这些高频信号可能通过电源引脚进入敏感的模拟芯片。

一般来说，这些高频信号的频率超出模拟器件抑制高频信号的能力。

如果在模拟电路中不使用旁路电容的话，就可能在信号路径上引入噪声，更严重的情况甚至会引起振动。

对于控制器和处理器这样的数字器件，同样需要去耦电容，但原因不同。

这些电容的一个功能是用作“微型”电荷库。

在数字电路中，执行门状态的切换通常需要很大的电流。

由于开关时芯片上产生开关瞬态电流并流经电路板，有额外的“备用”电荷是有利的。

如果执行开关动作时没有足够的电荷，会造成电源电压发生很大变化。

电压变化太大，会导致数字信号电平进入不确定状态，并很可能引起数字器件中的状态机错误运行。

流经电路板走线的开关电流将引起电压发生变化，电路板走线存在寄生电感，可采用如下公式计算电压的变化：

V=LdI/dt,其中，V=电压的变化；

L=电路板走线感抗；

dI=流经走线的电流变化；

dt=电流变化的时间。

因此，基于多种原因，在供电电源处或有源器件的电源引脚处施加旁路（或去耦）电容是较好的做法。

（2）电源线和地线布线技巧

电源线和地线的位置良好配合，可以降低电磁干扰的可能性。

如果电源线和地线配合不当，会设计出系统环路，并很可能会产生噪声。

电源线和地线配合不当的PCB设计示例如图4所示。

此电路板上，设计出的环路面积为697cm2。

采用图5所示的方法，电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。

（3）地平面的处理

电路板布线的基本知识既适用于模拟电路，也适用于数字电路。

一个基本的经验准则是使用不间断的地平面，这一常识降低了数字电路中的dI/dt（电流随时间的变化）效应，这一效应会改变地的电势并会使噪声进入模拟电路。

数字和模拟电路的布线技巧基本相同，但有一点除外。

对于模拟电路，还有另外一点需要注意，就是要将数字信号线和地平面中的回路尽量远离模拟电路。

这一点可以通过如下做法来实现：

将模拟地平面单独连接到系统地连接端，或者将模拟电路放置在电路板的最远端，也就是线路的末端。

这样做是为了保持信号路径所受到的外部干扰最小。

对于数字电路就不需要这样做，数字电路可容忍地平面上的大量噪声，而不会出现问题。

如上所述，在每个PCB设计中，电路的噪声部分和“安静”部分（非噪声部分）要分隔开。

一般来说，数字电路“富含”噪声，而且对噪声不敏感（因为数字电路有较大的电压噪声容限）；

相反，模拟电路的电压噪声容限就小得多。

两者之中，模拟电路对开关噪声最为敏感。

在混合信号系统的布线中，这两种电路要分隔开，如图6所示。

（4）PCB设计产生的寄生元件

PCB设计中很容易形成可能产生问题的两种基本寄生元件：

寄生电容和寄生电感。

设计电路板时，放置两条彼此靠近的走线就会产生寄生电容。

可以这样做：

在不同的两层，将一条走线放置在另一条走线的上方；

或者在同一层，将一条走线放置在另一条走线的旁边，如图5所示。

在这两种走线配置中，一条

走线上电压随时间的变化（dV/dt）可能在另一条走线上产生电流。

如果另一条走线是高阻抗的，电场产生的电流将转化为电压。

快速电压瞬变最常发生在模拟信号设计的数字侧。

如果发生快速电压瞬变的走线靠近高阻抗模拟走线，这种误差将严重影响模拟电路的精度。

在这种环境中，模拟电路有两个不利的方面：

其噪声容限比数字电路低得多；

高阻抗走线比较常见。

采用下述两种技术之一可以减少这种现象。

最常用的技术是根据电容的方程，改变走线之间的尺寸。

要改变的最有效尺寸是两条走线之间的距离。

应该注意，变量d在电容方程的分母中，d增加，容抗会降低。

可改变的另一个变量是两条走线的长度。

在这种情况下，长度L降低，两条走线之间的容抗也会降低。

另一种技术是在这两条走线之间布地线。

地线是低阻抗的，而且添加这样的另外一条走线将削弱产生干扰的电场，如图7所示。

电路板中寄生电感产生的原理与寄生电容形成的原理类似。

也是布两条走线，在不同的两层，将一条走线放置在另一条走线的上方；

或者在同一层，将一条走线放置在另一条的旁边，如图6所示。

在这两种走线配置中，一条走线上电流随时间的变化（dI/dt），由于这条走线的感抗，会在同一条走线上产生电压；

并由于互感的存在，会在另一条走线上产生成比例的电流。

如果在第一条走线上的电压变化足够大，干扰可能会降低数字电路的电压容限而产生误差。

并不只是在数字电路中才会发生这种现象，但这种现象在数字电路中比较常见，因为数字电路中存在较大的瞬时开关电流。

为消除电磁干扰源的潜在噪声，最好将“安静”的模拟线路和噪声I/O端口分开。

要设法实现低阻抗的电源和地网络，应尽量减小数字电路导线的感抗，尽量降低模拟电路的电容耦合。

5.单点接地与多点接地选择原则

低频电路中信号的工作频率小于1MHz，布线和元器件间的电感影响较小，而接地电路形成的环流可能形成较大的干扰，因而采用一点接地。

当信号频率大于10MHz、地线阻抗变得很大。

此时应尽量降低地线阻抗，应采用就近多点接地法；

工作频率在1—10MHz之间时，如果用一点接地。

其地线长度不应超过波长的1／20。

否则宜采用多点接地法。

6.印刷电路板导线的形状

优先选用的和避免采用的印刷导线如图

六、印制导线的宽度与间距

印制导线的宽度要考虑承受电流、蚀刻过程中的侧蚀，板上的抗剥强度，以及与焊盘的协调等因素，一般导线宽度在O．3mm—1．5mm之间，对于电源线和接地线，由于载流量大的缘故，一般取1.5mm—2mm。

在一些对电路要求高的场合，导线宽度还可作适当的调整。

印制导线的距离考虑安全间隙电压为200v,／mm，最小间隙不要小于0．3mm，否则会可能引起相邻导线间的电压击穿或飞孤。

在板面允许情况下，印制导线宽度与间隙一般不小于1mm电路的抗干扰设计与具体电路有密切关系，在实际中要灵活运用，要注意积累点滴经验。