《数字逻辑》复习题库docxWord文件下载.docx
- 文档编号:22500235
- 上传时间:2023-02-04
- 格式:DOCX
- 页数:18
- 大小:154.13KB
《数字逻辑》复习题库docxWord文件下载.docx
《《数字逻辑》复习题库docxWord文件下载.docx》由会员分享,可在线阅读,更多相关《《数字逻辑》复习题库docxWord文件下载.docx(18页珍藏版)》请在冰豆网上搜索。
3B.6C.8D.1
D.16个
一片四位二进制译码器,它的输出函数有(
A.1个B.8个C.10个
比较两个两1立二进制数A=A.Ao和B二BB),当A>
B时输li!
F=l,则匸的表达式是()。
A.F=A}B.F=AA{)+B|+B()
C.F=A}+A,㊉B]AoB()D.F=4+A。
+B()
相同计数模的异步计数器和同步计数器相比,一般情况下()
A.驱动方程简单B.使用触发器的个数少
C.工作速度快D.以上说法都不对
测得某逻辑门输入A、B和输出F的波形如下图,则F(A,B)的表达式是()
Moore和Mealy型时序电路的本质区别是()
A.没有输入变量B.当时的输出只和当时电路的状态有关,和当时的输入无关
C.没有输出变量D.当时的输出只和当时的输入有关,和当时的电路状态无关n级触发器构成的环形计数器,其有效循环的状态数为()
A.n个B.2n个C.2"
-1个D.2r'
个
ROM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可有()
74LS160十进制计数器它含有的触发器的个数是()
组合型PLA是由()构成
TTL与非门的多余脚悬空等效于()。
A.1B.0C.VccD.Vee
设计一个8421码加1计数器,至少需要()触发器
A.3个B.4个C.6个D.10个
以下哪一条不是消除竟争冒险的措施()
A.接入滤波电路B.利用触发器C.加入选通脉冲D.修改逻辑设计
A.CP二1
B.CP上升沿
c.CP下降沿
D.分两次处理
主从触发器的触发方式是()
下列说法中,()不是逻辑函数的表示方法。
A・真值表和逻辑表达式
B.卡诺图和逻辑图
C.波形图和状态图
已知某触发器的特性所示(触发器的输入用八、B……表示)。
请选择与具有相同功能的逻辑表巻:
是()。
A.Qn+l=AQ^+BQ1
B.Qn+l=AQ^+BQn
C.旷=A
AB
Qntl
说明
00
Qn
保持
A.8
01
置0
10
1
置1
11
Q'
翻转
下列信号屮,()是数字信号。
A.交流电压B•开关状态
C•交通灯状态
D•无线电载波
余3码10001000对应2421码为
A.01010101B.10000101
C.10111011
D.11101011
若逻辑函数F(AB,C)=工加1,2,3,6),G(AB,C)=工加(0,2,3,4,5,7),则F和G相与的结果为()
A.m2+m3B.1C.ABD.0
为实现D触发器转换为T触发器,图所示的虚线框内应是()
用ROM实现四位二进制码到四位循坏码的转换,要求存储器的容量为()o
B.16
C.32
D.64
T
CP
A.或非门B.与非门C.异或门D.同或门
完全确定原始状态表中的五个状态A、B、C、D、E,若有等效对A和B,B和D,C和E,则最简状态表中只含()个状态
A.2B.3C」D.4
下列触发器中,没法约束条件的是()
A.吋钟R-S触发器B.基本R-S触发器
C.主从J-K触发器D.边沿D触发器
组合逻辑电路输岀与输入的关系可用()描述
A.真值表B.状态表C.状态图D.逻辑表达式
实现两个4位二进制数相乘的组合电路,其输入输出端个数应为()
A.4入4出B.8入8出C.8入4出D.8入5出
组合逻辑电路中的险象是由于()引起的
A.电路未达到最简B.电路有多个输出
C.电路中的时延D.逻辑门类型不同
设计一个五位二进制码的奇偶位发生器,需要()个异或门
A.2B.3C.4D.5
下列触发器中,()不可作为同步时序逻辑电路的存储元件。
A.基本R-S触发器B.D触发器
C.J-K触发器D.T触发器
构造一个模10同步计数器,需要()触发器
A.3个B.4个C.5个D.10个
实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的()
A.状态数目更多B.状态数目更少
C.触发器更多D.触发器一定更少
同步时序电路设计中,状态编码采用相邻编码法的目的是()
A.减少电路中的触发器B.提高电路速度
C.提高电路可靠性D.减少电路中的逻辑门
脉冲异步吋序逻辑电路的输入信号可以是()
A.模拟信号B.电平信号
C.脉冲信号D.时钟脉冲信号
电平异步时序逻辑电路不允许两个或两个以上输入信号()
A.同时为0B.同时为1
C.同吋改变D.同吋!
11现
脉冲异步时序逻辑电路屮的存储元件可以采用()A.时钟控制RS触发器B.D触发器
C.基本RS触发器D.JK触发器
八路数据选择器应有()个选择控制器
A.2B.3C.6D.8
移位寄存器T1194I作在并行数据输入方式时,MaMb取值为()
A.00B.01C.10D.11
A.MROMB.RAM
EPROM是指()
A.随机读写存储器
C.可擦可编程只读存储器
C.EPROMD.E2PROM
B.只读存储器
D.电可擦可编程只读存储器
用PLA进行逻辑设计吋,应将逻辑函数表达式变换成()
A.异或表达式
C.最简“与一或”表达式
B.与非表达式
D.标准“或一与”表达式
补码1.1000的真值为()
A.+l」000B.-l」000
C.-0.1000D.-0.0001
下列哪f函数包逻辑函数F=A0B不皂、)
A.F=AB+ABB.F=AB4-AB
C.F=A㊉BD.F=A㊉B㊉1
PROM、PLA、和PAL三种可编程器件屮,()是不能编程的
A.PROM的或门阵列B.PAL的与门阵列
C.PLA的与门阵列和或门阵列D.PROM的与门阵列
下列中规模通用集成电路中,()属于组合逻辑电路
A.4位计数器T4193B.4位并行加法器T693
C.4位寄存器T1194D.4位数据选择器T580
数字系统中,采用()可以将减法运算转化为加法运算
A原码B.补码C.Gray码D.反码
十进制数555的余3码为()
A.10U01101.010*********
C.100010001000
D.0101010U000
半导体存储器()的内容在掉电后会丢失
下列逻辑门中,()不属于通用逻辑门
A.与非门B.或非门C.或门D.与或非门
n个变量构成的最小项【口和最大项皿之间,满足关系()
A.mi=
C>
+Mi=1
、填空题
1.()的8421码为010010010110o
2.补码只有()种零的表示形式。
3.逻辑变量反映逻辑状态的变化,逻辑变量仅能取值()o
4.
如果A,B中只要有一个为1,则F为I;
仅当A,B均为0时,F才为0。
该逻辑关
9.假如一个函数完全由最小项所组成,那么这种函数表达式称为()表达式。
10.3个变量最多可以组成()个最小项。
11.n个变量的所有最大项的()恒等于0o
12.在同一逻辑问题屮,下标相同的最小项和最大项Z间存在()关系。
13.求一个函数表达式的标准形式有两种方法,()。
14.最简逻辑电路的标進是:
()o
15.逻辑函数化简的三种方法,即()。
16.()个变量的卡诺图是一种rtl2的n次方个方格构成的图形。
17.一个逻辑函数可由图形屮若干方格构成的区域来表示,并且这些方格与包含在函数屮
的各个()相对应。
19.逻辑函数化简的目的是(
20.常见的化简方法有(
21.F二A+BC的最小项为(
22.代数化简法是运用(
)o
)三种。
)°
)对逻辑函数表达式进行化简。
1&
一只四输入端或非门,使其输出为1的输入变量取值组合有()种。
23.
),则称这两
所谓逻辑上相邻的最小项是指这样两个乘积项,如果它们都包含(
个乘积项是相邻的O
24.化简多输出函数的关键是()。
25.()和卡诺图化简法都可用来化简多输出函数。
26.对于两输入的或非门而言,只有当为()时输出为1。
27.
)。
组合逻辑电路在任意时刻的稳定输出信号取决于(
28.全加器是一种实现()功能的逻辑电路。
29.半加器是指两个()相加。
30.组合逻辑电路由()电路组成。
31.组合逻辑电路的设计过程与()过程相反。
32.根据电路输出端是一个还是多个,通常将组合逻辑电路分为()两类。
33.设计多输出组合逻辑电路,只有充分考虑(),才能使电路达到最简。
34.组合逻辑电路中输出与输入之间的关系可以由()来描述。
35.我们一般将竞争分为:
()两种。
36.函数有(
)两种标准表达式。
37.使F(A,B,C)=A+B+C为1的输入组合有()个。
38.时序逻辑电路按其工作方式不同,又分为()和()。
39.同步时序电路的一个重要组成部分是存储元件,它通常采用()构成。
40.当R=l,S=1吋,基本RS触发器的次态输出为()。
41.JK触发器的次态主要与()因素有关。
42.D触发器的次态主要与()因素有关。
43.仅具有清()和置1功能的触发器是()o
44.仅具有”保持“和”翻转“功能的触发器是()。
45.延迟元件可以是(),也可以利用()。
46.
()。
47.由于数字电路的各种功能是通过(辑电路或者逻辑电路。
48.二进制数1101.1011转换为八进制为(
49.十六进制数F6.A转换成八进制数为(
50.常见的机器数有:
)来实现的,所以数字电路乂称为数字逻
一般來说,时序逻辑电路中所需的触发器n与电路状态数N应满足如下关系式:
三、判断题
1.“0”的补码只有一种形式。
2.奇偶校验码不但能发现错误,而且能纠正错误。
3.二进制数0.0011的反码为O.llOOo
4.逻辑代数中,若人・B二A+B,则有A二B。
5.根据反演规则,逻辑函数f=7[b^cd}^ac的反函数万=人+万・C+万・A+C
6.用卡诺图可判断出逻辑函数F(AB,C,D)=fiD+^5+CD+AC5与逻辑函数G(AB,C,D)=~BD+CD+ACD+ABD互为反函嬖。
7.若函数F和函数G的卡诺图相同,则函数F'
和函数乙相等。
&
门电路带同类门数量的多少称为门的扇出数。
9.三态门有三种输出状态(即输出高电平、输出低电平和高阻状态),分别代表三种不
同的逻辑值。
_
10.触发器有两个稳定状态:
0=1称为“1”状态,0=0称为“0”状态。
11.同一逻辑电路用止逻辑描述出的逻辑功能和用负逻辑描述出的逻辑功能应该一致。
12.对时钟控制触发器而言,时钟脉冲确定触发器状态何时转换,输入信号确定触发器状态如何转换。
13.采用主从式结构,或者增加维持阻塞功能,都可解决触发器的“空翻”现象.
14.设计包含无关条件的组合逻辑电路时,利用无关最小项的随意性有利于输出函数化简。
15.对于多输出组合逻辑电路,仅将各单个输出函数化为最简表达式,不一定能使整体达到最简。
16.组合逻辑电路中的竞争是由逻辑设计错误引起的。
17.在组合逻辑电路中,由竞争产生的险象是一种瞬间的错误现象。
18.同步时序逻辑电路中的存储元件可以是任意类型的触发器。
19.等效状态和相容状态均具有传递性°
20.最大等效类是指含状态数目最多的等效类。
21.—个不完全确定原始状态表的各最大相容类之间可能存在相同状态。
22.同步吋序逻辑电路设计中,状态编码采用相邻编码法是为了消除电路中的竞争。
23.同步时序逻辑电路中的无效状态是由于状态表没有达到最简导致的。
24.如果一个时序逻辑电路中的存储元件受统一时钟信号控制,则屈于同步时序逻辑电路。
25.电平异步时序逻辑电路不允许两个或两个以上的输入同时为E
26.电平异步吋序逻辑电路中各反馈回路之I'
可的竞争是由于状态编码引起的。
27.并行加法器釆用超前进位的目的是简化电路结构。
28.进行逻辑设计时,采用PLD器件比采用通用逻辑器件更加灵活方便。
29.采用串行加法器比采用并行加法器的运算速度快。
1.与普通代数相比逻辑代数有何特点?
2.什么是逻辑图?
试述rti逻辑函数画出逻辑图的方法?
3.逻辑函数式、真值表和逻辑图三者之间有什么关系?
4.代数法化简主要有哪些步骤?
5.卡诺图在构造上有何特点?
6.已知函数的逻辑表达式怎样得到它的卡诺图?
7.组合逻辑在结构上有何特点?
8.在数字电路屮为什么要采用二进制?
它有何特点?
9.机器数与真值有何区别?
10.在进行逻辑设计和分析时我们怎样看待无关项?
11.什么叫最小项和最大项?
为什么把逻辑函数的“最小项之和”表达式及“最大项之积”表达式称为逻辑函数表达式的标准形式?
12.用代数化简法化简逻辑函数与用卡诺图化简逻辑函数各有何优缺点?
13.用“或非“门实现逻辑函数的步骤主要有哪些?
14.为什么要进行组合逻辑电路的分析?
15.与组合电路相比,时序电路有何特点?
16.什么叫最大相容类?
17.简述触发器的基本性质。
为什么同步时序电路没有分为脉冲型同步时序电路和电平型同步时序电路?
19.异步时序逻辑电路与同步时序逻辑电路有哪些主要区别?
20.设[X]补=XO.X1X2X3写出下列提问的条件:
⑴若使X>
l/8,问x。
Xi,X2,X3应满足什么条件?
⑵若使l/8<
X<
l/2,问xo,xi,X2,X3应满足什么条件?
(3)若使X<
-l/2,问xo,Xl,X2,X3应满足什么条件?
五、计算题
1.将下列逻辑函数化简呻简与或表达式。
(1)F=(A+B)(A+E)(B+C)(B+C+D)
(2)F=B+BC+CA+AB+BC+CA
2.用一片3入8出译码器和必要的逻辑门实现下列逻辑函数:
3.试用T4193四位二进制同步可逆计算器构造如下图所示的模14的加法计数器。
0010-0011-0100-0101-0110-0111-1000
tI
1111-1110-1101-1100-1011-1010-1001
4.分析图屮吋序逻辑电路,要求:
(1)指出该电路是同步还是异步时序逻辑电路?
属于Mealy模型还是Moore模型?
(2)作出状态表
(3)说明电路逻辑功能
Z
5.输入变量屮无反变量时,用与非门实现下列逻辑函数
F(A,B,C,D)=Xm(2,3,5,6)
6.分析下图给定的组合逻辑电路,写岀输岀Pl,P2,P3,P4的逻辑表达式,并写出输岀F的逻辑表达式。
7.由与非门构成的某议案表决电路如下图所示,其中A、B、C、D表示四个人,同意时用1表示,Z为1时表示议案通过。
(1)分析电路,列出真值表,说明议案通过情况共有儿种;
(2)分析A、B、C、D川谁权力最大。
8.已知基本RS触发器逻辑图如下,试填其功能表。
9.用卡诺图化简下面函数求出它的最简与或表达式。
F(A,B,C9D)=X(°
,2,&
9,10,11,12,14)+二(5,7,13,15)
10.下图中设初态QdQcQbQa=0000,试分析该电路。
厂
■
L
PQAQBQCQD
TTTL74161Oc
CP-
CrLDABCD
—
*1
11111*XXXX
11.设计一个组合电路,用来判断输入的四位8421BCD码A,B,C,D当其值大于或等于
5时,输出为1,反Z输岂为0。
12.用代数法证明等式AB㊉AC=AB+AC
13.试用T触发器和门电路构成吋钟控制R-S触发器。
14.设计一个组合逻辑电路,该电路输入端接收两个两位无符号二进制数A(A=人观)和B(B\B°
),当A=B吋,输出F为1,否则F为0。
试用合适的逻辑门构造出最简电路。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字逻辑 数字 逻辑 复习 题库 docx
![提示](https://static.bdocx.com/images/bang_tan.gif)