43LPMROM宏模块H的使用文档格式.docx
- 文档编号:22474637
- 上传时间:2023-02-04
- 格式:DOCX
- 页数:12
- 大小:485.09KB
43LPMROM宏模块H的使用文档格式.docx
《43LPMROM宏模块H的使用文档格式.docx》由会员分享,可在线阅读,更多相关《43LPMROM宏模块H的使用文档格式.docx(12页珍藏版)》请在冰豆网上搜索。
AllowIn-SystemMemory…"
复选框,完成ROM文件data_rom.vhd的生成。
"
是Altera的新功能,支持对FPGA中的ROM进行"
在系统"
测试和读写,且不影响数字系统的正常工作。
(点击查看大图)图4-33
调入ROM初始化数据文件并选择在系统读写功能
按顺序完成以上三步的操作后,Quartus会自动生成data_rom的VHDL源程序,如例4-1所示。
通过阅读程序,读者可以很快了解LPM_ROM调用mif数据文件的方式以及与其他元件进行连接的方法。
【例4-1】data_rom的源程序
1.LIBRARY
ieee;
2.USE
ieee.std_logic_1164.all;
3.LIBRARY
altera_mf;
4.USE
altera_mf.all;
--使用宏功能库中的所有元件
5.
6.ENTITY
data_rom
IS
7.
PORT
8.
(
9.
address
:
IN
STD_LOGIC_VECTOR
(5
DOWNTO
0);
10.
inclock
STD_LOGIC
;
11.
q
OUT
(7
0)
12.
);
13.END
data_rom;
14.
15.ARCHITECTURE
SYN
OF
16.
SIGNAL
sub_wire0
17.
COMPONENT
altsyncram
--例化
altsyncram元件,调用LPM模块altsyncram
18.
GENERIC
(
--参数传递
19.
address_aclr_a
STRING;
20.
init_file
21.
intended_device_family
--类属参量数据类型定义
22.
lpm_hint
23.
lpm_type
24.
numwords_a
NATURAL;
25.
operation_mode
26.
outdata_aclr_a
27.
outdata_reg_a
28.
widthad_a
29.
width_a
30.
width_byteena_a
NATURAL
31.
32.
PORT
33.
clock0
34.
address_a
35.
q_a
36.
37.
END
COMPONENT;
38.BEGIN
39.
<
=
sub_wire0(7
40.
altsyncram_component
--参数传递映射
41.
MAP
42.
=>
NONE"
43.
romd.mif"
44.
Cyclone"
45.
ENABLE_RUNTIME_MOD=YES,
INSTANCE_NAME=ROM1"
46.
altsyncram"
47.
64,
48.
ROM"
49.
50.
UNREGISTERED"
51.
6,
52.
8,
53.
1
54.
)
55.
--声明元件连接关系
56.
inclock,
57.
address,
58.
sub_wire0
59.
60.END
SYN;
4.3.4
顶层文件的仿真测试
顶层文件的仿真测试是检查整个系统是否能够正常工作最有效的方法。
在生成data_rom.vhd文件后,完成项目的操作流程与4.1节基本相同,包括编辑顶层设计文件,例化刚刚生成的LPM_ROM宏模块、创建工程、全程编译、观察RTL电路、仿真、了解时序分析报告、指定引脚及下载测试等。
例4-2给出了一个使用LPM_ROM宏模块的顶层设计范例。
【例4-2】顶层设计文件
IEEE;
--声明IEEE库
IEEE.STD_LOGIC_1164.ALL;
--声明程序包
3.USE
IEEE.STD_LOGIC_UNSIGNED.ALL;
4.ENTITY
SINGT
PORT(CLK:
STD_LOGIC;
--实体声明
6.
DOUT:
STD_LOGIC_VECTOR(7
0));
7.END;
8.ARCHITECTURE
DACC
9.COMPONENT
--声明LPM_ROM
PORT(address:
STD_LOGIC_VECTOR(5
inclock:
q:
Q1:
15.BEGIN
PROCESS(CLK)
BEGIN
IF
CLK'
EVENT
AND
CLK='
1'
THEN
19.Q1<
=Q1+1;
IF;
21.END
PROCESS;
U1:
MAP(address=>
Q1,q=>
DOUT,
inclock=>
CLK);
--调用data_rom
END;
例4-2为顶层设计文件的VHDL代码,仿真结果如图4-34所示。
使用嵌入式逻辑分析仪测试波形,所得结果如图4-35所示,参数设置为1024位采样深度,使用信号源的时钟CLK,触发位置为重点,触发信号是地址发生器的最高位且为上升沿触发,由图4-35可以看到一个正弦信号波形。
(点击查看大图)图4-34
正弦信号发生器的仿真波形
(点击查看大图)图4-35
用SignalTapII实时观察正弦信号发生器的结果
4.4
本章小结
本章主要讲述了采用EDA软件QuartusII进行VHDL设计的操作方法以及嵌入式逻辑分析仪(SignalTapII)和LPM_ROM宏模块的使用。
熟练掌握这些操作对于工程师快速、高效地设计正确的数字系统有很大帮助。
通过本章的学习,读者应该掌握以下几个知识点:
掌握QuartusII基本设计流程;
掌握嵌入式逻辑分析仪的设计目的、原理和使用方法;
掌握LPM_ROM宏模块的工作原理和使用方法。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 43 LPMROM 模块 使用
![提示](https://static.bdocx.com/images/bang_tan.gif)