机械毕业设计868基于AT89C51的锁相频率合成器的设计论文Word文件下载.docx
- 文档编号:22431152
- 上传时间:2023-02-04
- 格式:DOCX
- 页数:52
- 大小:388KB
机械毕业设计868基于AT89C51的锁相频率合成器的设计论文Word文件下载.docx
《机械毕业设计868基于AT89C51的锁相频率合成器的设计论文Word文件下载.docx》由会员分享,可在线阅读,更多相关《机械毕业设计868基于AT89C51的锁相频率合成器的设计论文Word文件下载.docx(52页珍藏版)》请在冰豆网上搜索。
1.3锁相技术的特点
锁相环路处于正常工作状态时,有如下基本特点:
1.可以实现理想的频率控制。
由于锁相环路包含有一个固定积分环节、环路输出无剩余稳态频差存在。
2.良好的窄带载波跟踪特性。
当压控振荡器输出频率锁定在输入频率上时,位于信号频率附近的干扰成分将以低频干扰的形式进入环路,而绝大部分干扰会受到环路滤波器的低通特性的抑制,就相当于一个窄带的高频带通滤波器。
3.良好的调制跟踪特性。
锁相环路中的压控振荡器输出频率可以跟踪输入信号的瞬时变化,表现了良好的调制跟踪性能。
4.门限性能好。
锁相环路不像一般的非线性器件那样,门限取决于输入信噪比,而是由环路信噪比决定,较高的环路信噪比可取得较低的门限性能。
5.易于集成化。
环路集成化与数字化为减小体积、降低成本、增加可靠性、多用途提供了条件。
1.4频率合成的方法
实现频率合成的方法很多,总的可分为相干合成和非相干合成两大类。
非相干合成就是利用多个独立无关的晶体振荡器作参考频率源来产生所需的频率。
相干合成就是由一个高稳定度和准确度的标准信号源产生若干具有同一稳定度和准确度的频率,这些频率与基准频率之间是完全相关的,各输出频率之间也是完全相关的。
相干合成按其型式分为三种:
直接式频率合成,锁相式频率合成和直接数字式频率合成,这三种不同的频率合成型式既体现了频率合成技术的发展过程,又各有优缺点。
直接合成法是最早被采用的频率合成法。
它利用倍频(即乘法)、分频(即除法)、混频(即加法和减法)及滤波,从单一参考频率源产生多个所需的输出频率。
优点是不同频率间的转换时间很短(<
100μs)和具有很好的频率分辨率;
缺点是不能产生大量的输出频率,杂散分量多,对滤波和屏蔽的要求很高,功率相当大。
这种方法现在很少使用。
直接数字式频率合成是一种近年发展起来的新的频率合成技术,是从相位的概念出发进行频率合成的。
它采用了数字取样技术,将参考信号的频率、相位、幅度等参数转变为一组取样函数,然后直接运算出所需要的频率信号,并把数字量形式的信号通过数/模转换器转换成模拟量形式,在时域中完成频率合成。
其主要优点是:
转换频率的时间短(可达μs级),频率、相位和幅度均可实现程控;
缺点是输出信号的频率上限不够高,使其在高频段应用受限。
锁相式频率合成是一种将锁相环原理应用于频率合成的方法。
其优点是:
由于锁相环相当于一窄带跟踪滤波器,它具有良好的窄带跟踪特性,能很好地选择所需频率的信号,抑制寄生分量,而且避免了大量使用滤波器,有利于集成化和小型化;
此外,一个设计良好的LC压控振荡器具有较高的短期频率稳定度,而高精度标准晶体振荡器则具有很好的长期频率稳定度,利用锁相环路把二者的优点结合在一起,就使锁相式频率合成法能够提供长期稳定度和短期稳定度都比较高的信号输出:
缺点是频率转换时间比较大,由环路内噪声引起的输出信号相位抖动比较大。
1.5锁相频率合成器
当前,随着数字技术的发展及微控制器在电子系统中的广泛应用,在很大程度上改变了传统的设计方法,数字频率合成技术的应用也日益广泛。
数字频率合成器应用于通信设备中,使得工作频率的选择变得极为简单而又精确。
并且随着大规模集成电路(LSI)技术和单片微机技术的迅速发展,大大促进了数字锁相频率合成器集成化程度的提高和体积的缩小,满足了通信设备的高集成度和超小型化的要求。
特别适合某些特殊场合的应用。
串行数字锁相频率合成器体现了程序设计和锁相技术的结合。
这种合成器从总体结构上看由单片机、锁相环及可编程分频器三部分组成。
其中可编程分频器是单片微机与锁相环之间的接口,同时也是组成数字锁相频率合成器的关键部件。
随着半导体工艺和集成电路技术的快速发展,出现了许多用于频率合成的大规模集成电路。
在这些大规模集成电路中,把频率合成器的主要部件如参考分频器、程序分频器、鉴相器、锁定指示器、甚至微处理器等集成在同一芯片上。
再配上参考振荡器、压控振荡器、环路滤波器及高速前置分频器,即可构成完整的频率合成器。
这使得频率合成器的成本、体积和功耗都大大下降,简化了设计和生产调试的复杂程度,而可靠性则明显提高。
锁相频率合成器高速前置分频器、计数器、鉴相器和控制逻辑组成。
高速前置分频器采用吞脉冲分频技术,通过模式选择确定对VCO输出频率÷
10还是÷
11;
主计数器M和参考计数器R分别对双模前置分频器输出频率和参考频率进行分频;
辅助计数器A用于模式选择控制逻辑;
鉴相器产生上下频率控制信号;
还具有鉴相频率检测、时钟检测引脚。
各计数器的计数值可以通过串行或并行接口编程实现,也可以直接通过连线实现。
该芯片具有功耗低、相位噪声低、杂散小、分频频率高、编程灵活方便等优点。
主计数器输出频率fp和参考计数器输出频率fc即为鉴相频率,他们和输入频率、参考频率的关系为:
fp=fin/[10×
(M+1)+A]A≤M+1,M≠0
fc=fr/(R+1)R≥0
当环路锁定时,应有:
fp=fc。
设计的频率合成器系统是通过串行口,来自单片机的频率控制字对集成锁相芯片的内部分频器进行设置,将所需频率fo进行10×
(M+1)次分频作为一路鉴相输入,将参考频率fr进行(R+1)分频作为另一路鉴相输入,通过鉴相器后得到反映两路鉴相信号误差的输出PD_U和PD_D-,PD_U和PD_D经过环路滤波器,对噪声和杂散等干扰进行抑制后得到VCO的控制电压,控制VCO工作,使VCO输出频率锁定在fo(fo=[10×
改变单片机控制数据,可以选择不同的波道。
第二章锁相环路和锁相频率合成器的基本原理
由于本文采用的频率合成方法是应用锁相环路的间接频率合成,因此首先要了解锁相环路的基本工作原理和基本构成部分才能进一步的开展下一步的工作。
2.1锁相环基本原理
锁相环路是一个相位差自动调节系统,首先给出图2-1所示的最基本的锁相环方框图。
它包括三个基本部件,压控振荡器(VCO)、鉴相器(PD)和环路滤波器(LF)。
图2-1基本锁相环方框图
鉴相器是相位比较装置,所以有时也叫做相位比较器或相敏检波器。
它把输出信号u2(t)和参考信号u1(t)的相位进行比较,产生对应于两个信号相位差θe的误差电压ud(t)。
环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声,以保证环路所要求的性能,增加系统的稳定性。
压控振荡器受控制电压uc(t)的控制,使压控振荡器的频率向参考信号的频率接近,也就是使差拍频率越来越低,直到消除频率差而锁定。
整个锁相环的工作原理,首先假设输入信号u1(t)的角频率ω1等于ω0,而ω0为VCO的中心频率,也即控制电压uc(t)=0时的频率。
此时相位差θe为零,那么鉴相器输出也为零,环路滤波器输出也必定为零。
因此VCO输出频率必然为其中心频率ω0。
如果输入信号u1(t)的角频率不等于ω0,那么鉴相器会产生非零输出ud(t),环路滤波器也将产生输出信号uc(t),这将使VCO的中心频率朝着相差θe消失的方向变化。
现在假设输入信号频率在t0时刻突变△ω,如图2-2所示,输入信号的相位则开始偏离输出信号相位,两者之间产生相位差,并随时间而增大。
这时,鉴相器产生输出信号ud(t)也随时间而增大,经环路滤波延迟后uc(t)也增大,这就使得VCO的频率提高,相位差减小,经一段时间之后VCO的频率将精确地等于输入信号的频率,其最终相位差将根据所使用的环路滤波器类型可能减小到零或很小的有限值。
显然,此时VCO的工作频率ω2比其中心频率ω0高△ω。
那么,环路滤波器输出uc(t)最终应为uc(t)=△ω/K0,K0是VCO的压控增益。
如果输入信号是一个低频调制的调频信号,则环路滤波器输出就是解调出来的低频信号,因此锁相环可用作调频信号解调器。
锁相环的一种奇特功能是可以抑制叠加在输入端的噪声,把深埋于噪声中的有用信号检测出来。
锁相环的这些功能,就在于它是控制输出信号u2(t)相位的伺服系统。
图2-2输出相位偏移图
2.2锁相频率合成器的基本原理
锁相频率合成器是由锁相环路(PLL)构成的,锁相环是一种相位负反馈系统。
锁相环实质是个相位误差控制系统。
通过比较输入信号和压控振荡器输出信号之间的相位差,从而产生误差控制电压来调整压控振荡器的频率,以达到与输入信号同频。
在环路开始工作时,如果输入信号频率与压控振荡器频率不同,则由于两信号之间存在固有的频率差,相位差势必一直在变化,鉴相器输出的误差电压就在一定范围内变化。
在这种误差电压的控制下,压控振荡器的频率也在变化。
若压控振荡器的频率能够变化到与输入信号频率相等,在满足稳定性条件下就在这个频率上稳定下来。
达到稳定后,输入信号和压控振荡器输出信号之间的频差为零,相差不再随时间变化,误差电压为一固定值,环路就进入“锁定”状态。
它利用环路的窄带跟踪与同步特性,将鉴相器一端VCO的输出相位与另一端晶振参考的相位保持同步,实现锁定输出频率的功能。
同时可得到和参考源相同的频率稳定度。
一个典型的锁相频率合成器的原理框图如图2-3所示设晶振的输出频率为fr,VCO的输出频率为f0,则它们满足公式
(2-1)
其中R和N分别为参考分频器和主分频器的分频比,在外部设置并行或串行数据控制分频比,就可以产生出所需要的频率信号。
用锁相环构成的频率合成器具有频率稳定度高、相位噪声小、电路简单易集成、易编程等特点。
图2-3锁相环频率合成器的原理框图
锁相环是传递相位的闭环系统,只要研究环路的相位数学模型或基本方程就可以获得环路的完整性能。
根据图2-3,设θi为晶振经R分频器分频之后的相位,θo为VCO输出相位,
为VCO经N分频器分频之后的相位,θe为鉴相器的输出相位,环路的基本函数可以表示为
(1)闭环传递函数
(2-2)
(2)开环传递函数(2-3)
其中
G(s)=KPDKVCOF(s)/s称做前向传递函数,
H(s)=1/N称做后向传递函数,
KPD为鉴相器的鉴相增益,
KVCO为VCO的压控灵敏度,
F(s)为环路滤波器的传递函数。
第三章锁相频率合成器的设计
3.1锁相频率合成系统的简介
本系统由单片机控制、频率合成及压控LC振荡模块组成,系统方框图如图3-1所示,其中频率合成器、压控振荡器产生高稳定度的正弦波形,而单片机部分是用来控制系统的各种功能及频率的可编程程序分频比并输出给数码管显示读数。
图3-1系统方框图
模块说明:
(1)单片机模块。
包含单片机、键盘、LED显示屏。
它的工作原理是根据用户操作信息通过键盘输入数据,然后通过程序使单片机输出相对应的信息到频率合成模块,进而控制系统的各种功能,频率的合成及各种参数,输入的数据还可通过数码显示。
(2)频率合成模块。
包括与单片机连接的并行接口、频率合成器、低通滤波器、压控振荡器。
它的工作原理是用一个高稳定的参考振荡器即晶振作为参考频率fr,然后信号通过集成锁相频率合成模块进行锁定和合成,合成频率又经过低通滤波器进行环路参数调整再输出到压控振荡器,这时的输出频率为Nfr,压控振荡器又反馈信号回该集成锁相频率合成模块,在这过程中加入单片机传输串行码来控制该集成模块的分频比。
3.2方案的选择
3.2.1集成锁相环频率合成器芯片的选择
方案一:
单片集成锁相环L562。
它除了包含有鉴相器(双平衡模拟乘法器)和压控振荡器(射极耦合多谐振荡器)之外,还有三个放大器(A1.A2.A3)限幅器和稳压电路等。
因此它的环路性能和通用性能的较好,是属于通用型的集成锁相环。
能完成多种功能,但该集成的压控振荡器的频段跨越范围不宽且工作频率最高仅35MHz。
方案二:
采用串行输入频合器(如MB1504,MC145162),内含参考振荡器、参考分频器、相位检测器、可编程/N计数器及接收串行输入数据所必需的移位寄存器和锁存电路,其优点是工作频率高,占用单片机的外围接口不多,为实现单片机的其它控制节省了硬件资源。
但由于采用串行编码,测试起来不直观,而且芯片不易购买。
方案三:
集成锁相频率合成MC145151-2。
该芯片是一块14位并行码输入的单模、单片锁相环频率合成器,片内包括外接晶体的振荡分频器、一个可编程序分频器、一个鉴相器和锁定检测器。
参考分频器带有12位计数器,参考分频比通过三个输入端控制的存储及编码。
最大可变分频比为16383,最高工作频率为60MHz。
该集成配合独立VCO便能满足系统设计的要求。
本设计的特点是全面采用数字电路方案,因而工作稳定可靠。
利用单片机控制管理,使频率设置和占空比调整等操作可用键盘输入,十分方便。
数字频率合成技术使输出频率准确和稳定,频率分辨率为基准频率10Hz或1kHz;
由于晶体振荡器具有很好的长期时间稳定性,锁相环具有很好的短期时间稳定性,两者相结合可在设计要求的频率范围100Hz~16383kHz内获得近似于晶体振荡器的频率稳定度,这是本方案最重要的特点。
另外,电路产生的信号波形很好,其中正弦信号的失真度仅为0.75%。
对于小型通用信号产生器而言,这是一个比较理想的设计方案。
考虑到实际情况,我们选择了第三个方案即采用MC145151-2。
MC145151-2是具有双模分频比预置定频器的锁相环频率合成器集成电路。
适用于高频通信设备作频,率合成器用。
它具有三种封装形式,以后缀字母加以区别,其中MC145151P-2为28脚双列直插式封装,MC145151DW-2为28脚双列直插式封装,MC145151DW-2为28脚贴片封装,MC145151FN-2为28脚贴片式环形封装。
3.2.2单片机部分的选择
由于众多单片机里,8051系列单片机结构比较简单,且可以实现多种功能,价格也比较合理,单片机语言也主要是汇编语言,故选择51系列单片机作为系统所用单片机。
显示部分:
显示部分主要有LED数码管显示和液晶显示。
LED数码管显示:
此种显示结构一般,用于各类仪表、仪器、家用电器等的数字显示。
方法成熟,无须为驱动显示部分另外编程,而且价格便宜,但是显示的内容有限,另外就是不够美观。
用液晶显示:
此种显示结构简单,只须连在单片机中输出的IO口即可,方法也较为成熟,需要为驱动显示部分另外编程,而且价格较为贵,但是显示的内容丰富,内容美观。
综合考虑,我们选择第一种方案。
3.3锁相环路功能模块电路的设计
3.3.1压控振荡电路
结合指标要求,采用改进型高稳定度电容三点式的克拉波电路,见附图1。
由于电容三点式的克拉波的高稳定性,电容三点式振荡电路又称考毕兹振荡电路所示,其结构与电感三点式振荡电路相似,只是将电感、电容互换了位置.为了形成集电极回路的直流通路,.可以看出,它符合三点式振荡电路"
射同基反"
的构成原则,满足自激振荡的相位平衡条件.
这种振荡电路的特点是振荡频率可做得较高,一般可达到100MHz以上,由于C2对高次谐波阻抗小,使反馈电压中的高次谐波成分较小,因而振荡波形较好.电路的缺点是频率调节不便,这是因为调节电容来改变频率时,(既使C1、C2采用双连可变电容)C1与C2也难于按比例变化,从而引起电路工作性能的不稳定.因此,该电路只适宜产生固定频率的振荡.用集成运放构成的电容三点式振荡电路。
在反馈电压高影响变容二极管的电容值时,不会改变电路的反馈系数,波形稳定。
我们还在振荡器的后面加入了一级简单的放大电路,提高输出电压。
其中由L1,C1及D1组成感抗支路,C3,C5组成反馈电容,其振荡频率主要由L1,C1及变容二极管的电容值来决定:
(4-1)
因此只要用锁相环送来的电压控制D1的电容值就可以改变其振荡频率。
压控振荡器为电容三点式,产生的波形较好且稳定,从插头J1送来的低通滤波器输出电压控制了变容关D1的容量,从而控制
压控振荡器的频率。
变容二极管1T33其Cj=22-35P,Cj/Cj2=10,以f=1/(2π*(LC)1/2)估算,压控范围可以过题目所求的36-38MHz。
振荡管选用C1906。
其参数为V(BR)CBO=30V,Icm=0.05A,F=1GHz,是一优秀的高频小功率管符合电路要求且本地易购。
在调试过程中为了减小电源对振荡频率稳定度的影响,我们采用C6,C7,L2对其进行高低频滤波。
同时在布板的时候考虑到级间电容等因素的影响,我们把元器件尽量靠紧,走线也尽量的短。
在此电路板的调试过程中发现在Q1的bc级间加一个50pF的补偿电容,将会使振荡频率更加的稳定。
3.3.2锁相环电路
锁相环的应用:
锁相环在调制和解调中的应用,调制和解调的概念为了实现信息的远距离传输,在发信端通常采用调制的方法对信号进行调制,收信端接收到信号后必须进行解调才能恢复原信号。
所谓的调制就是用携带信息的输入信号ui来控制载波信号uC的参数,使载波信号的某一个参数随输入信号的变化而变化。
载波信号的参数有幅度、频率和位相,所以,调制有调幅(AM)、调频(FM)和调相(PM)三种。
调幅波的特点是频率与载波信号的频率相等,幅度随输入信号幅度的变化而变化;
调频波的特点是幅度与载波信号的幅度相等,频率随输入信号幅度的变化而变化;
调相波的特点是幅度与载波信号的幅度相等,相位随输入信号幅度的变化而变化该单元是系统工作的核心部分,根据题目要求,我们选用Motorola公司的MC145151-2该集成芯片带单模预置计数器接口,分别用14条和3条并行输入数据线控制N计数器和R计数器编排程序,其特征是包括参考振荡器,可选参考频率分频器,数字相位检测器和可以编程的除以N的14比特计数器。
MC145151-2是MC145151-1的改进型产品,集成可以利用÷
N计数器的输出,单模并行编程。
用户可以选择的8个÷
R值:
8,128,256,512,1024,2048,4096,8192,÷
N选择范围=3~16383。
在其内部“线性化”的数字频率相位检测器能改进传输函数的线性度,其内部结构如图3-2。
图3-2MC145151-2内部结构图
MC145151-2引脚如图3-3。
:
(1)fin为频率输入端,合成器的除N部分的输入fin一般是从VCO导出而以交流方式耦合到本器件,对于振幅较强的信号(标准CMOS逻辑电平),直流耦合也是适用的。
(2)RA0-RA2为参考分频器地址输入,这三个输入组成了一种码,它可以为整个参考分频器商定8个分频值之一,这些地址码如下表所示。
表3-1地址码
图3-3MC145151-2芯片
(3)N0-N11为N计数器的编程输入,当除N计数器的计数为零时,这些输入端供给预调计数器的数据。
N0为最低位,N13为最高位。
上拉电阻保证输入端在断开时停留在逻辑“1”,而只需要一个SPST开关将数据改变成“零”态。
(4)OSCin和OSCout为参考振荡器输入/输出,当这些引脚联到外部并联谐振晶体的端子时,它们可以组成一个在片内参考振荡器。
适当数值的调频电容必须从OSCin和OSCout连到地。
(5)PDout为相位检测器的输出,该引脚为可用作环路误差的相位检测器三态输出。
为了达到这一目的也可用双端输出。
3.3.3锁相环电路分析
锁相环电路原理图附图2。
当参考频率
设定为5k,输出频率
为35MHz--39MHz,可采用直接分频方式,环路的可编程分频器的分频比N由下式计算得:
(4-1)
计算得最小分频比
=7000,最大分频比
=7800。
在锁相环路中,环路滤波器的设计是十分重要的。
本系统采用无源比例积分滤波器,其结构简单,性能稳定,调试方便。
各个参数计算如下:
平均分频比
(4-2)
鉴相器灵敏度
(4-3)
压控振荡器灵敏度在工程上可用下式求得:
(实际测得
)(4-4)
环路总增益
(4-5)
环路自然谐振角频率
4-6)
环路阻尼系数
(4-7)
取ξ=0.707,C1=104根据上两式取R1=15K,R2=0.51K。
为了使环路工在最佳工作状态,在电路调试时要根据需要对R1、R2和C1的值作适当的调整,以及对VCO中的电感线圈作出适当。
3.4单片机模块的设计
3.4.1单片机模块的构成及分析
单片机模块是本系统设计的控制核心,框图如图3-4所示,其主要的功能有:
a,根据操作信息,输出相应的可编程程序分频比。
进而控制振荡频率,并显示其送出的频率值。
b,根据操作信息完成一些其他的功能如频率自动步进、递减10K(或100K),预置频率、记忆的功能。
图3-4单片机模块框图
单片机模块部分由键盘输入数值,然后通过数码管显示读值,其中用到了单片机芯片AT89C51、显示驱动CD4511和译码器7
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 机械 毕业设计 868 基于 AT89C51 频率 合成器 设计 论文
![提示](https://static.bdocx.com/images/bang_tan.gif)