四位二进制加法器课程设计Word下载.docx
- 文档编号:22293165
- 上传时间:2023-02-03
- 格式:DOCX
- 页数:9
- 大小:143.15KB
四位二进制加法器课程设计Word下载.docx
《四位二进制加法器课程设计Word下载.docx》由会员分享,可在线阅读,更多相关《四位二进制加法器课程设计Word下载.docx(9页珍藏版)》请在冰豆网上搜索。
全加器:
能对两个1位二进制数进行相加并考虑低位来的进位,即相当于3
个1位二进制数相加,求得和及进位的逻辑电路称为全加器。
或:
不仅考虑两个一位二进制数相加,而且还考虑来自低位进位数相加的运算电路,称为全加器。
1)串行进位加法器
构成:
把n位全加器串联起来,低位全加器的进位输出连接到相邻的高位全加器的进位输入。
优点:
电路比较简单。
最大缺点:
进位信号是由低位向高位逐级传递的,运算速度慢。
2)超前进位加法器
为了提高运算速度,必须设法减小或消除由于进位信号逐级传递所消耗的时间,于是制成了超前进位加法器。
与串行进位加法器相比,(特别是位数比较大的时候)超前进位加法器的延迟时间大大缩短了。
缺点:
电路比较复杂。
综上所述,由于此处位数为4(比较小),出于简单起见,这里选择串行进位加法器。
译码器n选择
译码是编码的逆过程,将输入的每个二进制代码赋予的含意“翻译”过
来,给出相应的输出信号。
译码器是使用比较广泛的器材之一,主要分为:
变量译码器和码制译码器,其中二进制译码器、二-十进制译码器和显示译码器三种最典型,使用十分广泛。
显示译码器又分为七段译码器和八段译码器,此处选择七段译码器。
综上所述,最终选择74LS247译码器。
数码管选择
此处选七段发光二极管(LED显示器,LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要有译码功能,还要有相当的驱动能力。
上述选取了74LS247译码器,为了与该译码器配用,因此选取BS204数码管。
总体设计
原理框图
数码管
总电路图
说明:
通过八个开关将A3,A2,A1,A0和B3,B2,B1,B0信号作为加数和被加数输入四位串行进位加法器相加,将输出信号S3,S2,S1,S0口向高位的进位
单元设计
加数与被加数输入
分别用八个开关实现加数和被加数的输入,开关闭合表示1,开关打开
表示0。
详见总电路图。
加法器设计
两个一位二进制数相加,叫做半加,实现半加操作的电路,称为半加器。
所谓“半加”,就是只考虑两个加数本身的求和,而没有考虑地位来的进位
数。
半加器逻辑图及符号
全加器可用两个半加器和一个或门组成,如图所示。
Ai和Bi在第一个半加器中相加,得出的和再跟C-1在第二个半加器中相加,即得出全加和S。
两个半加器的进位数通过或门输出作为本位的进位数C。
全加器也是一种组合逻辑电路,其图形符号如下图所示。
fa)逻輯帆<
b>
符号
全加器逻辑图及符号
四位二进制串行进位加法器逻辑图(详细电路图见附录三)如下:
A3B3A2B2AIBlAOB0
I||\V,11,」丨
C3IC2二C】厶CO・
•aL点s!
译码器1设计
译码器I组成如下图:
B:
进制输出
由全加器得到的和(最多5位)从A端输入,经五位二进制-脉冲
产生器,得到n(五位二进制数码对应的十进制数)个脉冲信号,并将其输
入八位二进制输出器,在B端得到八位二进制数码,其中4位表示十进制的
十位数,另4位表示十进制的个位数。
此为译码器工作流程。
八位二进制输出器真值表见附录五
由真值表写出驱动方程:
J0=K0=1
J1=K1=XO
J2=K2=X1・XO
J3=K3=X2・X1-%+X2・X1-XO
J4=K4=X3-X2-X1-XO
J5=K5=Y0・X3-X2•X1-XO
八位二进制输出器电路图见附录四
译码器U(74LS247译码器)设计
4匚
<
-/
1
16
£
匚
7
15
□7
而匚
3
14
4
13
74LS247
5
]2
6
11
■i-d
10
GND匚
8
9
74LS247引脚图
输
人
出
显示
FT
HHi
rT
Aj
A]
a
b
c
d
e
f
K
X
g
i
全灭
I
!
灭u
ol
u
(}
]
©
2
3
\
Q
4
n
)
L
D
74LS247功能表
七段显示译码器的主要功能是把“8421”二-十进制代码译成对应于数码管的七字段信号,驱动数码管,显示出相应的十进制数码。
数码管设计
半导体七段显示器分为共阴极接法和共阳极接法两种,此处为了与
74LS247译码器配套选用BS204共阳极数码管
心得体会
通过本次课程设计,我加深了对所学知识的理解,并对某些知识进行了很好地应用,如J-K触发器等。
同时,我也更加强化了自己查阅资料的能力,这有助于提高我的自学能力,整个过程中我还有请教同学。
总之,本次课程设计更加激发了我的学习欲望,有利于我后续课程的学习。
当然,在这次课设中,我也遇到了不少问题,如对于译码器I的处理,这个问题还没完全解决,最近几天也查过资料和咨询过同学,但由于时间紧迫等原因,对于其中如何由五位二进制数激发得到n(五位二进制数码对应
的十进制数)个脉冲信号还是没能很好地解决,看来只能留待以后去思考了。
总之,这次课设让我收获不少。
参考文献
[1]
数字电路逻辑设计(第三版)
王毓银
主编
高等教育出版社
[2]
电子技术
李春戊
科学技术文献出版社
[3]
数字电子技术基础解题指南
唐竞新
清华大学出版社
附录
附录一:
特别说明
本论文中译码器I组成图及附录中各图表纯属原创,原理图为
讨论之结果,其它图表有借鉴参考文献,文中某些概念性描述也来源于文献,如与他人论文中某些部分存在相似之处,敬请明鉴。
附录二:
元件材料清单
74LS247译码器
2个
BS204共阳极数码管
510Q电阻
14个
与门
13个
或门
3个
异或门
7个
J-K触发器
6个
附录三:
串行进位加法器详细电路图
岳6
O
附录四:
八位二进制输出器电路图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 二进制 加法器 课程设计