第六章《集成电路基础》实验Word格式文档下载.docx
- 文档编号:22263526
- 上传时间:2023-02-03
- 格式:DOCX
- 页数:26
- 大小:1.27MB
第六章《集成电路基础》实验Word格式文档下载.docx
《第六章《集成电路基础》实验Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《第六章《集成电路基础》实验Word格式文档下载.docx(26页珍藏版)》请在冰豆网上搜索。
3)实验室内不准吃食品,要保持安静有序。
4)实验时,不得删除电脑中的数据与程序,对电脑进行恶意操作。
不得打开电脑机箱以及其它设备,不准做与实验无关的计算机操作。
5)实验中必须严格遵守操作规程,不得随意取用其他未经许可或其他桌的电脑及仪器设备。
必须安全用电,注意人身和设备安全。
6)爱护公共财产,使用电脑及其它仪器设备要严格遵守操作规程。
实验仪器设备发生故障或损坏,应立即关闭电源,及时报告指导教师,认真检查原因,从中吸取教训,并按规定的赔偿办法处理。
7)实验中不遵守实验室有关规定,表现不好又不听劝告者,停止其实验。
三、实验报告
实验报告是实验工作的全面总结,是一项重要的基本训练。
撰写实验报告主要是总结归纳、分析实验结果。
要用简明的形式将实验结果完整真实地表达出来。
实验报告要求文理通顺,简明扼要,字迹工整,图表清晰,结论正确,分析合理,讨论深入。
每个学生都应按时独立完成这项工作。
实验报告一般都有一定的规范和要求,采用统一规定的格式。
实验报告可以手工写成。
也可以录入到Word格式的电子文档,但必须打印后上交。
实验报告除规定格式填好各栏内容外,应至少包括如下几项内容:
1)实验目的;
2)实验内容和方法步骤;
3)实验电路(使用相应IC工具的电路符号);
4)根据实验报告要求把测量的原始数据和观察到的波形与现象进行加工整理,制成表格、绘成曲线或波形;
5)对实验结果进行理论分析,找出误差原因和改善措施;
6)实验体会。
实验一Linux操作系统和集成电路设计工具的安装与使用
一、实验目的
1、熟悉Linux操作系统的目录结构,初步学会常用图形界面命令和常用命令行的使用。
2、熟悉IC5141软件和NCSU工艺库的目录结构。
3、学会Cadence的环境设置建立方法(针对NCSU工艺库),熟悉Cadence的库结构,并掌握启动IC5141的方法。
4、学会PC机中LINUX操作系统(FC5)的安装方法,学会IC5141与HSPICE的安装方法。
二、实验内容与步骤
1、熟悉Linux操作系统的目录结构
1)预习本实验手册2.1节内容;
2)使用PC机的LINUX客户端软件,登入LINUX服务器;
3)在LINUX图形界面下,查看Linux操作系统的目录结构,并与图2.1进行对照。
2、常用图形界面命令练习
1)预习本实验手册2.2.1节内容;
2)按实验手册2.2.1节的方法,进行常用图形界面命令的练习。
3、常用命令行练习
1)预习本实验手册2.2.2节内容;
2)按实验手册2.2.2节的方法,进行常用命令行的练习。
4、在LINUX图形界面下,查看IC5141软件和NCSU工艺库的目录结构
5、建立针对NCSU工艺库的IC5141环境设置,启动IC5141
1)预习本实验手册3.1节内容和3.2.1节内容;
2)按实验手册3.2.1节的方法,建立针对NCSU工艺库的IC5141环境设置,并启动IC5141。
6、按附录内容,在你的PC机中安装LINUX操作系统(FC5),安装IC5141与HSPICE。
实验二Cadence图形输入法的使用和HSpice电路仿真的使用
1、熟悉电路图设计工具Composer的操作环境
2、初步学会用Composer画电路图及元器件参数的设置方法
3、初步学会在ADE环境下调用HSPICE的使用方法
二、实验原理及参考电路
1、在电路图设计工具Composer中绘制的单级CMOS反相器如图6-1所示。
图6-1单级CMOS反相器
2、通过ADE调用HSPICE,对单级CMOS反相器的仿真波形如图6-2所示。
从上到下分别是流过电容C0的电流,输出OUT、输入IN的波形图。
图6-2单级CMOS反相器的仿真波形
三、实验内容与步骤
1、绘制单级CMOS反相器的电路图(使用NCSU的TSMC0.18工艺)
1)预习本实验手册的第三章3.1和3.2节内容(除了3.2.5节内容)
2)按实验手册3.2.1-3.2.4小节的方法,绘出如图6-1所示的单级CMOS反相器电路图。
2、在ADE环境下调用HSPICE对该反相器进行仿真
1)预习本实验手册的第三章3.3节内容
2)按实验手册3.3.2小节的方法,在ADE环境下调用HSPICE,对图6-1所示的单级CMOS反相器进行仿真,并显示如图6-2所示的仿真波形。
实验三CMOS电路特性研究
1、初步学会用Composer画层次结构的电路图使用方法
2、初步学会在ADE环境下调用HSPICE时添加激励的设置方法
3、初步学会使用计算器显示HSPICE仿真结果的复杂波形方法
4、学会器件尺寸对电路性能影响的仿真方法
1、在电路图设计工具Composer中绘制的单级CMOS反相器类似于图6-3所示。
层次结构的五级CMOS反相器如图6-4所示
(a)schematic视图(b)symbol视图
图6-3单级CMOS反相器
图6-4层次结构的五级CMOS反相器
2、对层次结构的五级CMOS反相器建立一个仿真平台,如图6-5所示。
(仿真没成功)
?
图6-5层次结构五级CMOS反相器的仿真平台
3、通过ADE调用HSPICE,对层次结构的五级CMOS反相器的仿真波形如图6-6所示。
电源VDD的能耗波形类似于如图6-7所示。
电源VDD的能耗表达式为
,其中ivdd为流过电源VDD的电流。
图6-6层次结构五级CMOS反相器的仿真波形
图6-7层次结构五级CMOS反相器的VDD能耗波形
1)预习本实验手册的3.2.5节内容;
2)按实验手册3.2.5小节的方法,绘出如图6-3所示的单级CMOS反相器电路图,绘出如图6-4所示的层次结构五级CMOS反相器。
2、为层次结构的五级CMOS反相器建立一个仿真平台,并进行HSPICE仿真
1)预习本实验手册的4.3节内容;
2)按4.3节的方法,为层次结构的五级CMOS反相器建立一个仿真平台,如图6-5所示。
3)按4.3节的方法,在ADE环境下设置仿真环境,并调用HSPICE对该五级CMOS反相器进行仿真,仿真波形如图6-6所示。
因为本实验是前仿真,图4-38这一步不应设置。
4)按3.3.3节的方法,使用计算器显示层次结构五级CMOS反相器的VDD能耗波形,如图6-7所示。
5)改变MOS管宽长比,NMOS与PMOS的沟道宽度为下列三种情况:
NMOS沟道宽度W:
0.27um0.54um1.08um
PMOS沟道宽度W:
0.54um1.08um2.16um
重做3)与4),并测出:
(1)第四级反相器输出波形的上升下降时间、第四级反相器的延时;
(2)五级CMOS反相器的VDD能耗波形(测一个周期)。
实验四电路设计风格研究
1、进一步熟悉Composer画层次结构的电路图使用方法
2、进一步熟悉ADE环境下调用HSPICE时仿真方法
3、熟悉用瞬态分析测试数字电路技术指标的方法
4、研究各种电路设计风格的性能分析与比较
CMOS电路有不同的实现逻辑,可分为静态与动态二种。
图6-8列出的是三种主要的CMOS静态逻辑。
图中的电容是按0.18um工艺的引线电容估计的。
MOS管的沟道宽度已标在图中。
所有MOS管的沟道长度均选最小尺寸(0.18um)。
为了公平比较三种逻辑的性能,并有足够的驱动能力,除了CPL赋值块,三种逻辑的NMOS管沟道宽度均取0.9um(10λ),PMOS管沟道宽度均取1.8um(20λ)。
由于CPL赋值块,仅用于赋值作用,故NMOS的沟道宽度取最小尺寸(0.27um)。
(a)CMOS互补反相器(b)DCVSL反相器
(c)CPL反相器
图6-8三种电路逻辑
为了测试不同逻辑反相器的性能,对五级反相器进行仿真测试,它的接法如图6-9所示。
注意DCVSL反相器与CPL反相器是双轨逻辑,输入输出应是二根线。
第四级反相器另接VDDD(1.8V)是用于单独测试它的能耗。
图6-9五级反相器的级链方法
1、分别绘制三种具有层次结构的五级反相器的电路图(使用NCSU的TSMC0.18工艺)
按实验手册3.2.5小节的方法,分别绘出三种单级反相器(如图6-8所示:
CMOS反相器、DCVSL反相器、CPL反相器)的电路图。
分别绘出具有层次结构的五级反相器,如图6-7所示。
2、分别为这三种CMOS电路逻辑(具有层次结构的五级反相器)建立一个仿真平台,并进行HSPICE仿真。
测出:
第四级反相器输出波形OUT4的上升下降时间、第四级反相器的延时;
反相器的VDDD能耗波形(测一个周期)。
把测出的数据填入表6.1。
表6.1三种CMOS逻辑风格的性能
逻辑风格
上升时间
下降时间
延时时间
每周期能耗
CMOS互补反相器
DCVSL反相器
CPL反相器
实验五组合电路设计
1、学习组合电路MOS管宽长比的设定方法
2、进一步熟悉用瞬态分析测试数字电路技术指标的方法
3、研究分析组合电路的性能
一位全加器是实现多位加法和乘法的基础,在数字电路与信号处理领域有广泛的应用,全加器的性能对提高这类电路的性能起着至关重要的作用。
表6.2是一位全加器的真值表,逻辑表达式可写为:
(1)
(2)
全加器可使用多种逻辑结构实现,例如CMOS互补静态全加器,CPL全加器,传输管全加器等。
CMOS互补静态全加器是最典型的实现。
CMOS互补静态全加器也有多种实现方法。
式
(1)和
(2)也可改写了:
(3)
(4)
使用不同的公式形式,就可用不同结构的CMOS互补电路实现。
按式(3)和(4)实现的一位CMOS互补静态全加器如图6-10所示。
表6.2全加器真值表
A
B
Ci
S
Co
1
全加器的NMOS管宽长比应合理选择。
其原则是NMOS逻辑块与PMOS逻辑块的导通电阻应大致相同,具体设置方法见教材的相关内容。
此外,NMOS管宽长比的设置应尽量避免毛刺的出现。
图6-10给出了部分MOS管的沟道宽度(单位为um),沟道长度均取0.18um。
其它MOS管的沟道宽度请按设计原则自行给定。
图6-10CMOS互补静态全加器
为了反映全加器的使用环境,加法器的测试电路如图6-11所示。
虚线框中的电路为计入能耗的被测试对象。
图6-11全加器的测试电路
1、使用NCSU的TSMC0.18工艺,绘制全加器的电路图(图6-10)
2、使用层次结构方法,绘制全加器的测试电路(图6-11)
3、为全加器的测试电路建立一个仿真平台,并进行HSPICE仿真。
按真值表(表6.2)验证它的功能。
并测出:
全加器输出波形Co与S的上升下降时间、Co与S的延时;
全加器的VDDD能耗波形(测一个周期)。
把测出的数据填入表6.3。
表6.3全加器的性能
输出
实验六时序电路设计
1、学习时序电路MOS管宽长比的设定方法
2、熟悉Composer画复杂层次结构的电路图使用方法
3、进一步熟悉用瞬态分析测试数字电路技术指标的方法
时序电路的特点是任何时刻的输出不仅和该时刻的输入有关,而且还取决于电路的原来状态。
时序电路必定包含有作为存储单元的触发器。
触发器是组成时序电路的基本单元。
本实验要求设计一个基于CMOS传输门的上边沿D触发器,其逻辑电路图如图6-12所示。
图6-12D触发器逻辑电路图
图中用到的单元有反相器(如实验三中所绘制的单级反相器)和传输门。
传输门的电路图和符号图如图6-13所示。
图6-13传输门
调用已完成的单元电路可得到D触发器,完成图如图6-14所示。
图6-14D触发器的电路完成图
它的测试平台如图6-15所示,通过测试平台调用HSPICE仿真得到的波形如下图6-16。
图6-15D触发器的仿真平台
图6-16D触发器的仿真波形
1、使用NCSU的TSMC0.18工艺,绘制D触发器的电路图。
参照实验三绘制五级反相器的方法,通过先绘制单元电路图(反相器和传输门),再调用单元电路图的方法完成层次结构的D触发器电路图的绘制(图6-14)。
反相器和传输门的NMOS管沟道宽度均取0.9um(10λ),PMOS管沟道宽度均取1.8um(20λ)。
2、为D触发器建立一个仿真平台如图6-15,并通过ADE调用HSPICE进行仿真。
可以参照实验三的五级反相器的仿真步骤,对其仿真环境的设置。
这里有五个输入电源的设置,按4.3节的方法分别对其设置,并进行HSPICE仿真,得到仿真波形如图6-16。
3、对仿真出来的波形进行分析,是否达到D触发器的功能要求。
实验七复杂时序电路设计
1、利用D触发器设计复杂的时序电路
3、分析时序电路的性能
在数字电路中,能够记忆输入脉冲个数的电路称为计数器,它是数字系统中应用最广泛的基本时序逻辑构件。
下面以十进制同步加法计数器为例介绍一般时序电路的基本设计方法。
依据它的功能可知它的状态图如图6-17所示。
图6-17十进制计数器的状态图
由状态图可列出卡诺图,进而可以得到它的逻辑电路图如图6-18所示。
图6-18十进制计数器的逻辑电路图
由电路图可知,所需的单元电路有二输入与非门,三输入与非门,异或门以及D触发器。
其中D触发器实验六已做过,可直接调用。
与非门,三输入与非门,异或门的单元电路图分别如图6-19、6-20和6-21所示。
图6-19二输入与非门
图6-20三输入与非门
图6-21异或门
调用上述四种单元,完成十进制电路图如下6-22所示。
图6-22十进制计数器的电路图
完成十进制计数器的符号图和测试平台的绘制,如下图6-21。
图6-23十进制计数器的测试平台
调用HSPCE对其进行仿真得到的波形如下图6-22。
图6-24十进制计数器仿真波形
1、分析十进制计数器的状态图,运用所学知识设计逻辑电路图。
2、使用NCSU的TSMC0.18工艺,进行单元电路的绘制,如图6-19,6-20,6-21。
这三个单元电路的MOS管宽长比设置原则为:
MOS逻辑块的等效沟道宽度为0.9um(10λ),PMOS逻辑块的等效沟道宽度为1.8um(20λ)。
3、调用已画好的单元电路及实验六的D触发器完成十进制电路图的绘制,如图6-22所示。
4、建立它的测试平台(图6-23),并通过ADE调用HSPICE进行仿真。
这里有三个输入电源的设置,按4.3节的方法分别对其设置,进行十进制计数器的HSPICE仿真,得到仿真波形如图6-25。
5、对得到的波形进行分析。
总结复杂时序电路的设计方法。
实验八全定制版图设计入门
1、熟悉全定制版图设计界面
2、初步学会简单电路的版图绘制方法
3、初步学会设计规则检查(DRC)的操作方法
在完成了单级CMOS反相器的Schematic和Symbol的绘制的基础上,学习CMOS反相器版图绘制和用DIVA来DRC操作。
图8-1所示的是已绘制好的单级CMOS反相器版图。
图6-25反相器版图
1、绘制单级CMOS反相器的版图(使用NCSU的TSMC0.18工艺)
具体操作步骤参看本实验手册的4.1.2节内容。
2、进行DRC操作
具体操作步骤参看本实验手册的4.2.1节内容。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路基础 第六章 集成电路基础实验 第六 集成电路 基础 实验