数电小题Word格式.docx
- 文档编号:22194870
- 上传时间:2023-02-03
- 格式:DOCX
- 页数:19
- 大小:110.82KB
数电小题Word格式.docx
《数电小题Word格式.docx》由会员分享,可在线阅读,更多相关《数电小题Word格式.docx(19页珍藏版)》请在冰豆网上搜索。
(C)
A.接地B.悬空C.通过电阻接电源D.以上都可
12.当TTL与非门的输入端悬空时相当于输入为(B)
A.逻辑0B.逻辑1C.不确定D.0.5V
13.在下列电路中,只有(C)属于组合逻辑电路.
A.触发器B.计数器C.数据选择器D.寄存器.
14.数码管的每个显示线段是由(B)构成的.
A.灯丝B.发光二极管C.发光三极管D.熔丝.
15.逻辑函数F=A⊕B和G=A⊙B满足关系(A)。
A.F=G´
B.F=G´
+1C.F´
=G´
D.F=G
16.下列四种类型的逻辑门中,可以用(D)实现三种基本运算。
A.与门B.或门C.非门D.与非门
17.逻辑函数F(A,B,C)=∑m(1,2,3,6);
G(A,B,C)=∑m(0,2,3,4,5,7)则F和G相“与”的结果是(A)。
A.m2+m3B.1C.A´
+BD.A+B
18.某移位寄存器的时钟脉冲频率为100KHZ,欲将存放在该寄存器中的数左移4位,完成该操作需要(B)时间。
A.10μsB.40μsC.100μsD.400ms
19.将D触发器改造成T触发器,图1所示电路中的虚线框内应是(D)。
A.或非门B.与非门C.异或门D.同或门
20.8位DAC转换器,设转换系数k=0.05,数字01000001转换后的电压值为( B )V。
A.0.05B.3.25C.6.45D.0.4
数字电子技术2
一、填空:
(共20分,每空2分)
1.(93.75)10=(5D.C)16
2.写出函数F=A+(BC´
+((CD)´
)´
的反函数F´
=A´
C´
+(AD)。
3.TTL集电极开路门必须外接_上拉电阻__才能正常工作。
4.对共阳接法的发光二极管数码显示器,应采用___低__电平驱动的七段显示译码器。
5.输出低电平有效的二–十进制译码器的输入为0110时,其输出端的电平为1110111111。
6.写出J、K触发器的特性方程:
。
7.一个时序电路,在时钟作用下,状态变化是
000-010-011-001-101-110-010-011-001-101-110-010-011….,作为计数器,为___5____进制计数器,还有__2____个偏离状态。
8.A/D转换过程是通过取样、保持、__量化______、编码四个步骤完成的。
9.在256×
4位RAM中,每个地址有____4___个存储单元。
二、单项选择题(共10分,每题1分)
1.只有当决定一件事的几个条件全部不具备时,这件事才不会发生,这种逻辑关系为(C)。
A.与B.与非C.或D.或非
2.与函数
相等的表达式为(C)。
A.
B.
C.
D.
3.扇出系数是指逻辑门电路(C)。
A.输入电压与输入电压之间的关系数
B.输出电压与输入电流之间的关系数
C.输出端带同类门的个数
D.输入端数
4.TTL与非门多余端的处理,不能将它们(D)。
A.与有用输入端连在一起B.悬空
C.接正电源D.接地
6.为实现将JK触发器转换为D触发器,应使(A)。
A.J=D,K=D´
B.K=D,J=D´
C.J=K=DD.J=K=D´
7.同步时序电路和异步时序电路的差异在于后者(B)
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
8.四级移位寄存器,现态为0111,经右移一位后其次态为(A)。
A.0011或者1011B.1111或者1110
C.1011或者1110D.0011或者1111
9.为把50HZ正弦波变换成周期性矩形波,应选用(A)。
A.施密特触发器B.单稳态触发器C.多谐振荡器D.译码器
10.要构成容量为1K×
8的RAM,需要(A)片容量为256×
4的RAM。
A.8B.4C.64D.32
《数字电子技术基础》课程试题11
一、填空(每空1分,共10分)
1、如果采用二进制代码为200份文件顺序编码,最少需要用(8)位。
2、和二进制数(1010.01)2等值的十进制数是(10.25)。
3、二进制数(+0000110)2的原码为(00000110)、反码为(00000110)、补码为(00000110)。
4、逻辑函数式A⊕0的值为(A)。
5、逻辑函数式
的最小项之和的形式是(
)。
6、逻辑代数中的三种基本运算是(与)、(或)、(非)。
二、单项选择题(每题1分,共10分)
1、TTL输入端的悬空状态和接(a)是等效的。
(a)逻辑1(b)逻辑0,(c)电容,(d)电感
2、TTL集成数字芯片,驱动大负载电流时,用输出(b)去驱动。
(a)高电平,(b)低电平,(c)电感,(d)电容
3、米里(Mealy)型电路的输出不仅与当时的输入有关,而且与(a)的状态有关。
(a)存储器(b)计数器,(c)可逆计数器,(d)分频器
4、(d)构成的多谐振荡器的稳定度最高。
(a)555定时器,(b)环形振荡电路,(c)由施密特触发器,(d)反馈回路接入石英晶体振荡器
5、(c)又叫做多路(转换)开关。
(a)译码器,(b)编码器,(c)数据选择器,(d)寄存器
6、下面哪种转换器属于D/A转换器(d)。
(a)并联比较型,(b)逐次渐进型,(c)双积分型,(d)倒T型
7、若两个逻辑式相等,则它们的对偶式(d)。
(a)不一定相等,(b)都等于1,(c)都等于0,(d)一定相等
8、n位逐次渐近型A/D转换器完成一次转换需要(c)个CLK周期。
(a)n,(b)n+1,(c)n+2,(d)n+3
9、三态门电路的输出可以为高电平、低电平及(c)。
(a)0,(b)1,(c)高阻态,(d)不定态
10随着计数脉冲的不断输入而作递减计数的计数器是(b)。
(a)加法计数器,(b)减法计数器,(c)可逆计数器,(d)寄存器
《数字电子技术基础》课程试题12
一、判断题(对的打“√”,错的打“×
”,每小题一分。
共10分)
(T)1、OC门的输出接在一起可实现线与。
(F)2、单稳态触发器的输出脉冲宽度大于输入脉冲宽度。
(F)3、编码器的输出端比输入端多。
(T)4、电平触发的触发器存在“空翻”现象。
(T)5、通常用T(或改接后)触发器构成同步二进制计数器。
(F)6、n变量的全部最小项之和为0。
(F)7、
(T)8、
(T)9、可编程逻辑器件(PLD)的逻辑功能是由用户通过对器件编程来设定。
(T)10、非方波信号经施密特触发器后变为方波信号。
二、填空题(每空2分。
共20分)
1、(35)10=(100011)2。
2、(0101)余3码=
(2)10。
3、写出右图所示电路的输出状态。
(高阻态)
4、mi和mj(i≠j)为两个最小项,则mi×
mj=(0)。
5、
=(
6、n位二进制译码器有(2n)个输出端。
7、(-24)10=(11101000)补码(用八位二进制码表示)。
8、ROM由地地址译码器、(存储矩阵)和输出缓冲器等组成。
9、
10、半导体存储器的容量为1k×
4位,则该存储器有(1K)个地址。
三、选择题(每小题2分。
1、若逻辑功能是“有0出0,全1出1”,则为(A)逻辑。
A、与。
B、或非。
C、异或。
D、同或。
2、(25)10=(B)8421。
A、00101000B、00100101C、01011000D、11001
3、CMOS与门(与非门)多余端的最佳处理方法是(B)。
A、接地。
B、接电源。
C、悬空。
D、接到使用端。
4、若需寄存4位二进制数,则需(C)个触发器。
A、一。
B、二。
C、四。
D、八。
5、由3个非门接成的环形振荡电路的周期是(C)(每个门电路的延迟时间都是tpd)。
A、1.5tpd。
B、3tpd。
C、6tpd。
D、9tpd。
6、(D)是8421码的伪码。
A、0111.B、0001。
C、1001。
D、1010。
7、下列电路中,(D)属于时序逻辑电路。
A、数据选择器。
B、译码器。
C、全加器。
D、寄存器。
8、若JK触发器的JK=(A)时,其输出状态将保持不变。
A、00B、01C、10D、11
9、TTL与门的输入端悬空时相当于输入为(A)。
A、逻辑1B、逻辑0C、0.1V的电平D、不确定
10、四位右移移位寄存器的现态为1011,则下一时钟到来后的状态为(B)。
A、1011或0101B、0101或1101
C、1101或1110D、1111或0111
《数字电子技术基础》课程试题13
一、填空题(每空1分,共15分):
1.(93)10=(01011101)2=(5D)16=(10010011)8421BCD码。
2.(-58)10的反码为111000101;
补码为111000110。
(用8位二进制表示)
3.一个8位D/A转换器的转换比例系数k为0.12V,当输入代码为00110010时,输出电压为6V。
4.对n个变量来说,最小项共有2n个;
所有的最小项之和恒为1。
5.三个D触发器构成计数器,最多有效状态为8;
若要成十进制计数器,则需要4个触发器,它的无效状态有6个。
6.若输入变量A=1,则F=A⊕B=B,。
7.对于JK触发器,若=1,则构成计数触发器。
8.一个8位数的D/A它的分辨率是1/(28-1)。
9.数字电路中存在回差电压的电路是施密特触发器。
二、判断题(对的打√,错的打×
每小题1分,共10分):
(F)1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。
(F)2、把二个4进制计数器进行级联可得到一个8进制计数器。
(T)3、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。
(F)4、OC门和TSL门均可实现“线与”功能。
(T)5、当与门的控制端为0时,信号不可以传送。
(F)6、一个模十的计数器可做一个十二分频器使用。
(F)7、计数器和数字比较器同属于时序逻辑电路。
(T)8、若接通电源后能自动产生周期性的矩形脉冲信号,则该电路是多谐振荡器。
(T)9、用4片256×
8的RAM芯片可构成1024×
8的存储器。
(F)10、单稳态触发器的分辨时间Td,由外加触发脉冲决定。
三、单项选择题:
(每小题1分,共10分;
请将正确答案的编号填入表格中)
1.5个触发器可以构成能寄存(B)位二进制数码的寄存器。
A、4;
B、5;
C、6;
D、10;
2.若逐次逼近型ADC的输出为8位,设时钟脉冲频率为1MHz,则完成一
次转换操作需要(B)。
A、8us;
B、10us;
C、12us;
D、16us;
3.十六路数据选择器应有(C)选择控制端。
A、8;
B、6;
C、4;
D、2。
4.若某模拟输入信号含有600Hz、1KHz、3KHz、6KHz等频率的信号,则该ADC电路的采样频率应大于等于(D)。
A、1.2KHz;
B、6KHz;
C、2KHz;
D、12KHz;
5.如图
(1)真值表,B、C为输入变量,则输入与输出变量是(D)。
A、与非门;
B、或非门;
C、异或门;
D、同或门;
6.三态门电路的输出可以为高电平、低电平及(C)。
A、0;
B、1;
C、高阻态;
D、导通状态;
7.有一计数器,其状态转换图如图
(2)所示,则该计数器(A)。
A、能自启动;
B、不能自启动;
C、不好判断。
图
(2)
8.有门电路如图(3)所示,则其输出Z的逻辑表达式为(A)。
A、Z=0;
B、Z=(A+B)';
C、Z=1;
D、Z=(AB)'。
图(3)
9.下列所示触发器中属上降沿触发的是(C)。
ABC
10.正逻辑的高电平表示为(B)。
A、0;
C、原变量;
D、反变量;
《数字电子技术》课程试题14
一、填空题(每空1分,共26分):
1.8线-3线优先编码器74LS148(反码输入、反码输出):
当同时输入
、
时,则输出状态为001。
2.n个变量共有2n个最小项;
任意两个最小项相与,结果为0。
3.RS触发器的特性方程为:
约束条件为:
SR=0。
4.一个8位A/D转换器输入满量程为10V,当输入5V电压值时,输出数字量为10000000。
5.用TTL门电路驱动CMOS门电路必须考虑电压驱动能力问题。
6.(43.25)10=(101011.01)2=(2B.4)16=(01000011.00100101)8421BCD码
7.A/D转换一般要经过(采样)、(保持)、(量化)和编码才能完成。
8.或非门构成的基本R-S触发器中,触发信号为高电平有效。
9.
:
在(B=C=0)条件下,可能存在
(1)型冒险。
10.根据图
(1)填写下表中各门电路的输出逻辑函数式以及ABCD=1010时各输出函数的取值。
图
(1)
(F)1、对于与门、与非门电路不用的输入端都可以通过一个电阻接地。
(F)2、单稳态触发器电路的最小重复周期时间Tmin,由外加触发脉冲决定。
(F)3、在基本R-S触发器中:
触发信号同时作用时,输出状态保持不变。
(T)4、同步触发器存在空翻现象,而主从触发器和边沿触发器都可以防止空翻。
(T)5、组合逻辑电路与时序逻辑电路的最大区别是有无记忆功能。
(F)6、把一个5进制计数器与一个10进制计数器级联可得到15
进制计数器。
(F)7、数值比较器、寄存器都是组合逻辑电路。
(F)8、若TTL门电路和CMOS门电路的电源电压都为5V,则它们的输出电压
幅度也相等。
(T)9、双积分ADC具有抗干扰能力强、稳定性好,但转换速度慢的特点。
(T)10、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。
1.逻辑函数的最小项之和标准表达式为(4)。
(1)F=∑(2,3,4,5)
(2)F=∑(3,4,5,7)
(3)F=∑(1,4,5,6)(4)F=∑(1,3,4,5)
2.为把100Hz的正弦波变成周期性矩形波,应该选用
(2)。
(1)单稳态触发器
(2)施密特触发器(3)多谐振荡器(4)编码器
3.若输入CP脉冲的频率为20kHz,通过某计数器后输出信号的频率为4kHz;
则该计数器的计数长度为(3)。
(1)3
(2)4(3)5(4)6
4.在同步RS触发器中:
输入R=0、S=1,CP脉冲作用后,输出Q的状态应为
(1)。
(1)1
(2)0(3)保持(4)取反
5.若某模拟输入信号含有200Hz、600Hz、1KHz、3KHz等频率的信号,则该ADC电路的采样频率应大于等于
(2)。
(1)400Hz
(2)6KHz(3)8KHz(4)2KHz
6.555定时器电路端不用时,应(3)。
(1)接地
(2)通过小于500Ω的电阻接地(3)接高电平
7.某ADC电路的全量程为5V,为了获得分辨率为5mV,则该电路的输入数字量至少为(4)位。
(1)7
(2)8(3)9(4)10
8.若接通电源后能自动产生周期性的矩形脉冲信号,则可选择
(2)。
(1)施密特触发器
(2)多谐振荡器(3)单稳态触发器
9.一个四位二进制加法计数器的起始值为0110,经过32个时钟脉冲作用之后的值为(3)。
(1)0100
(2)0101(3)0110(4)0111
10.6.N个触发器可以构成能寄存
(2)位二进制数码的寄存器。
(1)N-1
(2)N(3)N+1(4)2N
《数字电子技术》课程试题15
一、填空题(1~9小题每空1分;
10小题每空2分,共24分):
1.用CMOS门电路驱动TTL门电路必须考虑电流驱动能力问题。
2.与非门构成的基本R-S触发器中,触发信号为低电平有效。
3.(39.75)10=(100111.11)2=(27.C)16=(00111001.01110101)8421BCD码
4.RS触发器的特性方程为:
5.8线-3线优先编码器74LS148(反码输入、反码输出):
时,则输出状态为010。
6.转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。
7.对n个变量来说,最小项共有2n个;
8.:
在B=C=1条件下,可能存在0型冒险。
9.如图所示各门电路均为74系列TTL电路,分别指出电路的输出状态(高电平、低电平或高阻态):
(T)1、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。
(T)3、格雷码具有任何相邻码只有一位码元不同的特性。
(F)4、共阴接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码
器来驱动。
(T)5、触发器和门电路的主要区别是有无记性功能。
(F)6、在基本R-S触发器中:
(F)7、若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。
(T)8、普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。
(F)10、若TTL门电路和CMOS门电路的电源电压都为5V,则它们的输出电压
1.若接通电源后能自动产生周期性的矩形脉冲信号,则可选择
(1)。
(1)多谐振荡器
(2)施密特触发器(3)单稳态触发器
2.在异步五进制加法计数器中,若输入CP脉冲的频率为25kHz,则进位输出CO的频率为(4)。
(1)25kHz
(2)15kHz(3)10kHz(4)5kHz
3.某ADC电路的全量程为5V,为了获得分辨率为5mV,则该电路的输入数字量至少为(4)位。
(1)6
(2)8(3)9(4)10
输入R=1、S=0,CP脉冲作用后,输出Q的状态应为
(2)。
5.一个四位二进制加法计数器的起始值为0100,经过34个时钟脉冲作用之后的值为
(2)。
(1)0110
(2)0111(3)1000(4)1001
6.正逻辑的“1”表示(3)。
(1)0V
(2)+5V(3)高电平(4)低电平
7.以下电路中可以实现“线与”功能的有4。
(1)与非门
(2)三态门(3)传输门(4)漏极开路门
8.三极管作为开关时主要工作在(4)。
(1)饱和区、放大区
(2)击穿区、截止区
(3)放大区、击穿区(4)饱和区、截止区
9.若某模拟输入信号含有100Hz、300Hz、800Hz、2KHz、4KHz等频率的信号,则该ADC电路的采样频率应大于等于(3)。
(1)600Hz
(2)4KHz(3)8KHz(4)10KHz
10.逻辑函数
的最小项之和标准表达式为
(1)。
(1)F=∑(2,3,4,6)
(2)F=∑(3,4,5,7)
(3)F=∑(2,4,5,6)(4)F=∑(1,3,5,7)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数电小题