锁相实验报告Word文档下载推荐.docx

锁相实验报告Word文档下载推荐.docx

《锁相实验报告Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《锁相实验报告Word文档下载推荐.docx（33页珍藏版）》请在冰豆网上搜索。

3

2.5

直流偏压/V

2

-1.5

3.5

测量条件

探头比率

1:

采样频率/Hz

500K

100k

10M

2M

10k

X轴灵敏度/us

25

25k

Y轴灵敏度/V

0.5

耦合方式

DC

测得数据

1.504k

200

40

峰峰值/V

0.98

4.96

7.52

2.92

2.4

-1.2

3.44

-0.04

2）各波形波形图

正弦波：

图1.正弦波信号源

图2.正弦波波形

方波：

图3.方波信号源

图4.方波波形

三角波：

图5.三角波信号源

图6.三角波波形

单脉冲串：

图7.单脉冲串信号源

图8.单脉冲串波形

锯齿波：

图9.锯齿波信号源

图10.锯齿波波形

2．用DSO-2902示波器FFT功能观察各种信号的频谱

1）各波形频谱

信号参数

频率

峰峰值

200kHz

8V

图11.正弦波信号

图12.正弦波频谱（功率谱）

图13.方波信号

图14.方波频谱（功率谱）

200KHz

图15.三角波信号

图16.三角波频谱（功率谱）

单脉冲

10Hz

2.5V

图17.单脉冲串信号

图18.单脉冲频谱（幅度谱）

图19.锯齿波信号

图20.锯齿波频谱（幅度谱）

实验二DDS信号发生器

1.学习掌握DDS信号源的原理设计；

2.了解专用AD9850集成电路芯片功能，用专用芯片设计DDS信号源；

3.学习掌握一种单片机的编程技巧与单片机的外围电路设置，实现与专用芯片的对接。

示波器、万用表、频率计、直流稳压电源

三、DDS工作原理

直接数字合成法DDS是近年来迅速发展起来的一种新的频率合成方法。

该技术从相位

概念出发来对频率进行合成，采用数字取样技术，将参考信号的频率、相位、幅值等参数

转变成一组取样函数，然后直接运算出所需要的频率信号。

这种方法简单可靠、控制方便，

且具有很高的频率分辨率和转换速度，非常适合快速频率转换技术的要求。

因直接数字合成法是采用数字化技术，在时钟作用下，通过相位累加器将频率控制字进行线性相位累加产生的变化量，直接产生各种不同频率的一种频率合成方法。

所以输出信号中含有大量杂散谱线，超宽频带信号也将遇到谐波电平高，从而难以抑制谐波等问题。

这些问题严重影响了DDS输出信号的频谱纯度，也成为限制其应用的主要因素。

DDS的结构原理图如下图所示：

如图可知，DDS由相位累加器、正弦ROM表、D∕A转换器等组成。

参考频率ƒs由一个稳定的晶体振荡器产生，用它来同步整个合成器的各个组成部分。

相位累加器由N位加法器与N位相位寄存器级联构成，类似于一个简单的加法器。

每来一个时钟脉冲ƒs，加法器将控制字k与累加寄存器输出的累加相位数据相加，把相加后的结果送到累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。

这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。

由此可以看出，相位累加器在每一个参考频率输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的输出频率就是DDS输出的信号频率。

用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址。

这样就可以把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值的转换。

波形存储器的输出送到D∕A转换器，D∕A转换器将数字形式的波形幅值转换成所要求合成频率的模拟输出信号。

低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。

DDS的输出频率f0、参考时钟频率fs、N相位累加器长度以及频率控制字k之间的关系为：

式中，fs为参考时钟频率；

N是相位累加器长度；

k为频率控制字。

由于DDS的最高输出频率受到奈奎斯特抽样定理限制，所以fmax=fs/2以上计算的理论输出频率值为50％fs。

但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽只能达到40％fs左右。

四、测试结果

用DSO_2902示波器观察及测试DDS信号产生器实验板的波形、频率范围、最小分辨率、转换速度等指标，调整按键并记录每个键的用途。

根据测试结果可知：

f步进

按键功能

S1

S2

S3

S4

1KHZ-10MHZ

1KHZ

移位

置数

确认

清零

实验三基于FPGA的DDS信号源

1.了解采用FPGA设计DDS信号源的工作原理；

2.掌握采用FPGA芯片实现DDS信号源设计方法；

3.掌握FPGA的EDA软件的使用方法。

三、实验原理

实验原理方框图如下：

如图可知DDS由地址累加器、波形存储ROM、D/A转换器和低通滤波器（LPF）构成。

其中，K为频率控制字、P为相位控制字、W为波形控制字、ƒC为参考时钟频率，N为相位累加器的字长，D为ROM数据位及D/A转换器的字长。

相位累加器在时钟ƒC的控制下以步长K作累加，输出的N位二进制码与相位控制字P、波形控制字W相加后作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出D位的幅度码S（n）经D/A转换器变成阶梯波S（t），再经过低通滤波器平滑后就可以得到合成的信号波形。

合成的信号波形形状取决于波形ROM中存放的幅度码，因此用DDS可以产生任意波形。

这里我们用DDS实现正弦波的合成作为说明介绍。

1.频率预置与调节电路

K被称为频率控制字，也叫相位增量。

DDS方程为：

ƒ0=ƒCK/2N，ƒ0为输出频率，ƒC为时钟频率。

当K=1时，DDS输出最低频率（也即频率分辨率）为ƒC/2N，而DDS的最大输出频率由Nyquist采样定理决定，即ƒC/2，也就是说K的最大值为2N−1。

因此，只要N足够大，DDS可以得到很细的频率间隔。

要改变DDS的输出频率，只要改变频率控制字K即可。

2.累加器

相位累加器由N位加法器与N位寄存器级联构成。

每来一个时钟ƒC，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。

寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。

这样，相位累加器在时钟的作用下，进行相位累加。

当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。

3.控制相位的加法器

通过改变相位控制字P可以控制输出信号的相位参数。

令相位加法器的字长为N，当相位控制字由0跃变到P（P≠0）时，波形存储器的输入为相位累加器的输出与相位控制字P之和，因而其输出的幅度编码相位会增加P2N，从而使最后输出的信号产生相移。

4.控制波形的加法器

通过改变波形控制字W可以控制输出信号的波形。

由于波形存储器中的不同波形是分块存储的，所以当波形控制字改变时，波形存储器的输入为改变相位后的地址与波形控制字W（波形地址）之和，从而使最后输出的信号产生相移。

5.波形存储器

用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位—幅值转换，即可在给定的时间上确定输出的波形的抽样幅值。

N位的寻址ROM相当于把0°

~360°

的正弦信号离散成具有2N个样值的序列，若波形ROM有D位数据位，则2N个样值的幅值以D位二进制数值固化在ROM中，按照地址的不同可以输出相应相位的正弦信号的幅值。

4、实验结果

电路图：

输出波形：

实验四:

锁相环参数测试实验

1、掌握基本锁相环工作原理

基本的锁相环电路由鉴相器,滤波器,压控振荡器三个部分。

（1）鉴相器：

鉴相器是将两个输入信号进行相位比较，鉴相器输出Ud电压正比于两路输入信号的相位差，环路滤波器得到一个平均电压Uc，Uc控制压空振荡器输出频率f0的变化,使鉴相器的两路输入信号的相位不断减小，直到鉴相器的输出相位差为0，或为某一固定值即直流，环路锁定，输出频率为f0

（2）滤波器：

起平滑鉴相器输出电压的作用。

（3）压控振荡器：

输出频率受电压VC控制的振荡器。

可见锁相环是依据一定的相位差来调整压控振荡器的频率的，当环路锁定时，鉴相器的输入频率相等，相位差确定。

2、熟悉锁相环的电路组成与工作原理。

a）DSO-2902示波器/逻辑分析仪一台

b）PC-LAB20000任意波形信号源一台

c）普通示波器/信号源各一台

d）微机一台

e）微机专用直流电源一台

三、实验电路工作原理

实验包括基本锁相环和锁相式数字频率合成器两个实验。

总体框图如图1，电路原理图如图2所示：

图1基本锁相环和锁相式数字频率合成器电路原理图

1.VCO压控振荡器

所谓压控振荡器就是振荡频率受输入电压控制的振荡器。

4046锁相环的VCO是一个线性度很高的多谐振荡器，它能产生很好的对称方波输出。

电源电压工作在3V~8V之间。

本电路取+5V电源。

它利用由门电路组成的RS触发器控制一对开关管轮番地向定时电容1C正向充电和反向充电，从而形成自激振荡，振荡频率与充电电流成正比。

与1C的容量成反比，振荡频率不仅与定时电容1C、外加控制电压iU有关而且还与电源电压有关，与外接电阻R1、R2的比值也有关。

2.锁相式数字频率合成器的工作原理

从图2可见，U402（CD4522）、U403（CD4522）、U404（CD4522）为三级可预置分频器，全部采用可预置BCD码同步1/N计数器CD4522，可由4位小型拨动开关选择。

U402、U403、U404分别对应着总分频比N的百位、十位、个位分频器，U402、U403、U404的输入端一方面SW401、SW402、SW403分别置入分频比的百位数、十位数、个位数以8421BCD码的形式输入。

使用时按所需分频比N预置好SW401、SW402、SW403的输入数据，fO=NfR，3位程序分频器CD4522的数据输入端P0~P3分别接有510KΩ的下拉电阻，当SW401、SW402、SW403没有对系统单元数据输入时，即开路状态时，此时下拉电阻把数据输入端置为“0”电平；

当SW401、SW402、SW403工作时，则有相应的“1”电平输入到数据输入端，使之置于“1”电平状态，以便程序分频器进行处理。

在图2电路图中，当程序分频器的分频比置成1，也就是把SW401、SW402均断开，SW403置成“0001”状态。

这时，该电路就是一个基本锁相环电路。

当三级程序分频器的N值可由外部输入进行编程控制时，该电路就是一个锁相式数字频率合成器电路。

用外接信号源所产生的1KHz方波信号，当锁相环锁定后，可得到：

fR=fV

其中fV=f0/N，

代入得：

fR=f0/N，

移项得：

fO=NfR

由此可知，当Rf固定不变时，改变三级程序分频器的分频比N，VCO的振荡输出频率（也就是频率合成器的输出频率）f0也得到相应的改变。

这样，只要输入一个固定信号频率fR，即可得到一系列所需要的频率，其频率间隔等于fR，这里为1KHz。

选择不同的fR，可以获得不同Rf的频率间隔。

在用信号发生器产生的时钟信号频率时，其准确频率为1KHz。

因而经过三级程序分频器与锁相实验后，VCO压控振荡器的输出频率应当是1KHz的N倍数。

四、实验步骤及数据结果

1.环路同步带与捕捉带的测量

将电路图中的SW401、SW402、SW403设置为001状态，这个时候的分频比N=1。

开关K402置于1状态。

（1）将SW404的4、7开关置于on状态，其他的开关置于off状态，即相位比较器6、7管脚之间接2000pF的电容，12管脚接510KΩ的电阻至地。

当锁相环处于同步锁存状态时的输入输出两路波形如下所示：

测量结果数据如下表所示:

测量次数

最低频率fL（KHz）

最高频率fH（KHz）

测量带宽（KHz）

同步带

第1次

1.7

46.63

44.93

第2次

1.71

46.78

45.07

第3次

46.80

45.09

捕捉带

16

33.9

17.9

16.01

33.6

17.59

16.08

33.59

17.51

（2）将SW404的1、7开关置于on状态，其他的开关置于off状态，即相位比较器6、7管脚之间接200pF的电容，12管脚接510KΩ的电阻至地。

15

332

317

15.3

335

319.7

15.4

319.6

144

261

117

144.6

262

117.4

145.3

116.7

2.相位比较器的鉴相灵敏度Kd和压控振荡器的灵敏度Ko

将图所示电路图SW401、SW402、SW403设置为001状态,此时的分频比为N=1.将SW407的4、7开关置于on状态，其他的开关置于off状态，即相位比较器6、7管脚之间接2000pF的电容，12管脚接510KΩ的电阻至地。

开关K402置于2状态.

测量相位比较

fr（KHz）

1.53

1.72

8.36

25.13

41.92

45.98

46.82

Δθ（∏）

/

0.1π

0.25π

.0.5π

0.75π

0.85π

U（V）

1.96

0.48

1.2

2.52

3.67

4.12

2.2

将以上数据画在直角坐标系中可以得到:

将图所示电路图SW401、SW402、SW403设置为001状态,此时的分频比为N=1.将SW407的1、7开关置于on状态，其他的开关置于off状态，即相位比较器6、7管脚之间接200pF的电容，12管脚接510KΩ的电阻至地。

测量相位比较器在不同相差时的输出电压,并记录下此时信号的输入频率,所得数据如下表所示:

15.07

16.02

64.2

182.2

290.9

326.7

342.1

0.12π

0.5π

0.87π

2.12

0.56

1.24

2.28

3.48

4.04

2.36

3.数字频率合成器的最大分频比测量

K402置于2状态，最大分频比为满足fo=Nfr关系式的最大整数N值。

当SW404的4、7开关置于on状态，其他的开关置于off状态，即相位比较器6、7管脚之间接2000pF的电容，12管脚接510K,Ω的电阻至地。

由K402置于1状态时的数据计算得最大分频比为28，当调至0.855kHz時测得最大分频比为54。

。

4.捕快时间tm和频率转换时间tc的测量

将图所示电路图SW401、SW402、SW403设置为001状态,此时的分频比为N=1.将SW407的1、7开关置于on状态，其他的开关置于off状态，即相位比较器6、7管脚之间接200pF的电容，12管脚接510KΩ的电阻至地。

先使Fr为同步带下限值,N分别为4,5时,观察锁相环路工作正常后,再把N置于4,将20HZ低频信号加到N分频的个位的连线处,用示波器观察低频信号和压控振荡器输入电压Uc,截图并测试tm。

图3.压控振荡器输入电压Uc

由图，测得快捕时间为4ms，频率转换时间为12ms。

实验五数字频率合成器实验

一、实验目的

1、了解数字频率合成器的工作原理。

2、掌握锁相环及频率合成器设计方法。

3、利用数字锁相环CD4046设计制作频率合成器。

示波器、万用表、频率计、直流稳压电源

1．锁相频率合成器原理

锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶，振荡器，合成出许多离散频率。

即将某一基准频率经过锁相环的作用，产生需要的频率。

原理框图如下所示：

图1锁相环原理框图

锁相式数字频率合成器的电路组成：

鉴相器Ⅰ：

将两输入信号的相位进行比较，从而产生误差控制电压Vd。

鉴相器Ⅱ：

是四组RS边沿触发器，具有鉴相/鉴频功能，是依据脉冲边沿进行鉴相。

用晶振产生标频信号，经分频器产生步进参考频率fr，将fr信号作为鉴相器的基准与N分频器的输出进行比较。

鉴相器的输出UD正比于两路输入信号是相位差，UD颈环录波器得到一个平均电压UC，UC控制压控振荡器频率f0的变化，使鉴相器的两路输入信号差不断减小，直到鉴相器的输出为零或为某一直流电平，这是成为锁定。

锁定后的频率为f0=N*fr.当预置分频数N变化时，输出信号频率f0随之变化。

2、CD4046锁相环工作原理

图2是CD4046内部电路原理框图：

图2CD4946管脚排列和电路原理图

主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。

比较器Ⅰ采用异或门结构，当两个输入端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；

反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。

当Ui、Uo的相位差Δφ在0°

-180°

范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。

从比较器Ⅰ的输入和输出信号的波形（如图3所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°

相移。

从图中还可知

图3比较器Ⅰ的输入和输出信号的波形

相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。

它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。

它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°

对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；

反之则输出逻辑“1”。

如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。

在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。

从相位比较器Ⅱ输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。

而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态，则1脚输出高电平。

上述波形如图5所示。

由此可见，从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。

CD4046工作原理如下：

输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。

UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。

VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。

若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再详细介绍。

图4锁相环路电原理图

图4为锁相环路电原理图，VCO的输出频率最高不超过1.5MHZ，决定振荡频率的不仅和电源电压有关，而且与外界阻容元件有关。

振荡频率的定时元件R1、R2和电容C，无信号输入时，VCO将震荡在最低频率上。

当使用不同电源时，C与f0的关系、C与fmin的关系、R1/R2和fmax/fmin的关系如图5、6、7所示：

图5C与f0的关系曲线图6C与fmin的关系曲线

4、tc、tm的测量

tc为频率转换时间，即频率合成器输出从某一频率跳变到另一频率的时间。

Tm为峰值时间。

频率合成器从失所到入锁的时间，称为频率转换时间tc。

四、实验内容及步骤

1、测VCO的压控灵敏度KO和鉴相灵敏度Kd。

2、测快捕时间tm和频率转换时间tc

测量时，用一低频TTL信号源接到N分频器预置码的某一位上，利用低频信号源高低电平，取代对应的两个可预置码，再利用示波器同时观察信号源波形和Uc点的波形，从示波器上读出峰值时间tm和频率转换时间tc的特征参数。

3、设计环路滤波器