FPGA技术发展探究硬件和射频工程师Word文档下载推荐.docx
- 文档编号:21991404
- 上传时间:2023-02-02
- 格式:DOCX
- 页数:22
- 大小:201.97KB
FPGA技术发展探究硬件和射频工程师Word文档下载推荐.docx
《FPGA技术发展探究硬件和射频工程师Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《FPGA技术发展探究硬件和射频工程师Word文档下载推荐.docx(22页珍藏版)》请在冰豆网上搜索。
整个Virtex系列由九种器件组成,系统门数从5万到100万门(1,728到27,648个逻辑单元);
提供给用户的I/O引脚数最多超过500个;
采用多种封装形式,包括先进的1.0mm
FinePitchTMBGA和0.8mm芯片封装;
采用5层金属的0.22微米CMOS工艺,实现5V容差的I/O接口;
借助于优选的时序驱动的布局和布线工具,在400MHz的PⅡCPU上,编译速度可达20万门/秒。
图2
Virtex系列的内部结构
Virtex系统的独特结构使它具有以下一些重要性能:
●拥有四重数字化延时锁定电路(DLL),用于内外时钟同步;
使芯片到芯片间的通讯速度达到200MHz;
所有器件从时钟到输出的延时均小于3ns;
时钟可倍频和分频,可进行00,900,1800,2700相移。
●各种密度产品均设置向量式互连,使布线快速可预测,与内核配合良好。
●Virtex支持3级存储。
它的SelectRAM+存储层为字节级(分布式存储)、千字节级(块存储)和兆字节级(与外部DRAM和SRAM的SSTL3接口)存储块提供很高的频宽。
●采用SelectI/OTM技术,同时支持多种电压和信号标准。
●兼容66MHz/64比特PCI和Compact
PCI。
在推出Virtex
FPGA之后不到一年,Xilinx又推出了Virtex-E系列产品,其性能和密度可与ASIC匹敌。
Virtex-E系列产品的主要特点是:
拥有
320万个系统门;
832k位的真双端口内部块状RAM;
8个DLL并支持超过20种不同的信号标准,包括LVDS、Bus
LVDS以及LVPECL;
采用0.18um工艺制造,在单个器件上实现了2.1亿个晶体管的密度。
总之,Virtex和Virtex-E
系列不仅将FPGA性能推向一个新层面,还解决了向系统集成的挑战。
Xilinx产品的另一个发展方向是实现可编程逻辑器件在大批量生产中的应用,所以对成本要求更高。
Spartan系列是以XC4000系列结构为基础,并结合了片上RAM
、强大的IP库支持和大容量、低价格的特点,使其可在大批量生产中替代ASIC。
Spartan系列的主要特点是:
系统门数可达40,000门;
灵活的片上存储器,分布式和块存储器;
4个数字延迟锁相环,有效的芯片级/板级时钟管理;
Select
I/O技术保证同所有主要总线标准如HSTL、GTL、SSTL等的接口;
具有功率管理(睡眠模式)。
三.
Altera公司研制开发的FPGA系列产品的主要特征
Altera公司自从事FPGA的开发研制以来,不断的进行技术创新,研制开发新产品。
该公司的基于CMOS的现场可编程逻辑器件同样具有高速、高密度、低功耗的特点。
近期,Altera公司主要有四个品种系列:
胶合(glue)逻辑类的MAX,低价位的ACEX系列、高速FLEX系列、高密度的APEX
系列。
Altera
公司针对通信市场推出的新型低成本器件--ACEX系列(以前的名称是ACE)。
该系列的主要特点为:
密度范围从1万到10万门(56,000到
257,000系统门);
配备锁相环(PLL),与64位、66MHZ的PCI兼容;
产品系列从原1.8v扩展至2.5v;
提供系统速度超过115MHZ
的高性能。
Altera公司还对FPGA的结构进行优化,提供更多的嵌入式RAM。
新近推出的FLEX
10KE系列器件是以前的FLEX
10K系列器件的增强型,该系列在结构上采用了与FLEX
10K系列相同的逻辑块,但片内嵌入式RAM是FLEX
10K系列的两倍,而且增加了一个双端口RAM,这对通信应用来说是一个重要的优势所在。
Altera公司预计该系列器件可用于66MHZ的工作频率,密度范围为3万~25万门,能够用于66MHZ的PCI和通信应用。
公司的高密度APEX
20KE系列器件,其主要特点是:
真正实现了的低压差信号(low-voltage
differential
signaling,
LVDS)通道,并提供840兆比特的数据传输率。
在APEX
20KE系列中的锁相环(PLL)可以提供多种LVDS。
设计者可以在1×
,4×
,7×
和8×
数据传输模式中实现LVDS
I/O标准。
APEX
20KE
LVDS界面如图3所示。
图3
LVDS界面
另一方面,随着现场可编程逻辑器件越来越高的集成度,加上对不断出现的I/O标准、嵌入功能、高级时钟管理的支持,使得设计人员开始利用现场可编程逻辑器件来进行系统级的片上设计。
Altera公司目前正积极倡导SOPC(System
on
a
Progrmmable
Chip,系统可编程芯片)。
"
(SOPC)得到迅速发展,主要有以下几个原因:
1.
密度在100万门以上的现场可编程逻辑芯片已经面市;
2.
第4代现场可编程逻辑器件的开发工具已经成形,可对数量更多的门电路进行更快速的分析和编译,并可使多名设计人员以项目组的方式同步工作;
3.
知识产权(IP)得到重视,越来越多的设计人员以"
设计重用"
的方式对现有软件代码加以充分利用,从而提高他们的设计效率并缩短上市时间;
4.
由于连接延迟时间的缩短,片上可编程系统(SOPC)能够提供增强的性能,而且由于封装体积的减小,产品尺寸也减少了。
Altera公司为了实现SOPC的设计,不仅研制开发出新器件,而且还研制出新的开发工具对这些新器件提供支持,并且与新芯片及软件相配合的是带知识产权的系统级设计模块解决方案,它们的参数可由用户自己定义。
芯片、软件及知识产权功能集构成了Altera完整的可编程解决SOPC方案---
Excalibur解决方案,如图5给出了利用这一方案实现SOPC的流程图。
图5
简化的SOPC设计流程图
四.
Actel公司研制开发的FPGA系列产品的主要特征
Actel公司一直是世界反熔丝技术FPGA的领先供应商,主要有两大系列的反熔丝FPGA产品--SX-A
系列和MX高速系列。
SX-A系列FPGA的主要特点是功耗低、在接上了所有内部寄存器之后,200MHZ运行时的功耗不到1w,而且价格也较为低廉、并拥有良好的性能。
SX
-A(0.22/0.25um)和SX
(0.35um)
FPGA系列可以提供12,000到108,000个可用门;
64-bit,66MHZ的PCI;
330MHZ的内部时钟频率,4ns的时钟延迟,它的输入设置时间小于0.6ns,不需要逐步锁定的循环指令;
可提供2.5v,3.3v和5v的电压。
这就使FPGA能够具有一些以前无法实现的功能,使设计者能够把多个高性能的CPLD压缩到一片FPGA中,大大降低了功耗,节省了电路板空间,减少了费用。
另一方面,众所周知采用反熔丝技术的FPGA尽管具有许多优点,但是却有一个致命的弱点,即只能进行一次性编程。
这就为大规模FPGA产品的开发带来了许多不便。
为了弥补这一不足,近年来,Altel公司也在积极开发其它结构类型的FPGA产品。
最具代表的是其新近推出了一种非易失性、可重新编程的门阵列
-ProASIC
FPGAs。
该系列产品集于高密度、低功耗、非易失性和可重新编程于一身。
ProASIC
FPGAs的主要特点是:
提供98,000到110,000个可用门;
内嵌拥有FIFO控制逻辑的两端口SRAM(容量达到138,000比特);
提供大于200MHZ的内部时钟频率;
该系列产品的功耗仅是基于SRAM的FPGA产品的1/3到1/2(如图7所示)。
图7
ProASIC与SRAM
FPGA在相同频率下功耗的比较
五.技术发展分析。
从以上对Xilinx、Altera和Actel三家公司各自开发产品特征的介绍,我们可以看出2000年以FPGA为代表的数字系统现场集成技术发展的一些新动向,归纳起来有以下几点:
⑴
深亚微米技术的发展正在推动了片上系统(SOPC)的发展。
越来越多的复杂IC需要利用SOPC技术来制造。
而SOPC要利用深亚微米技术才能实现。
随着深亚微米技术的发展,使SOPC的实现成为可能。
与以往的芯片设计不同,SOPC需要对设计IC和在产品中实现的方法进行根本的重新评价。
新的SOPC世界要求一种着重于快速投放市场的,具有可重构性、高效自动化的设计方法。
这种方法的主要要素是:
1.系统级设计方法;
2.高级的多处理器和特长指令字(VLIW);
3.应用级映射和编译。
但是,真正推动SOPC设计的将是系统级设计而不是特定的硬件或软件设计方法(如图8所示)。
系统级设计是把一个应用当作一个并行的通信任务系统的设计。
着重点放在设计活动的并行性以及在整个应用中利用高度并发的、平行的特性。
在SOPC领域中所要求的关键技术是在这些平台上把一个应用的系统级描述转化成一个高效率的实现。
图8
SOPC设计将被系统级设计而不是被特定的硬件或软件设计方法驱动
为了实现SOPC,国际上著名的现场可编程逻辑器件的厂商Altera公司、Xilinx公司都为此在努力,开发出适于系统集成的新器件和开发工具,这又进一步促进了SOPC的发展。
⑵
芯片朝着高密度、低压、低功耗的方向挺进。
采用深亚微米的半导体工艺后,器件在性能提高的同时,价格也在逐步降低。
由于便携式应用产品的发展,对现场可编程器件的低压、低功耗的要求日益迫切。
因此,无论那个厂家、哪种类型的产品,都在瞄准这个方向而努力。
例如在前面所提到的Xilinx公司的SpantanTM系列的FPGA、Altera公司的APEX
20KE器件、ACEX系列以及Actel公司的SX系列产品都是向高密度、低压、低功耗发展的典范。
不仅如此,更有新型的公司以其特色的技术加入低压、低功耗芯片的竞争。
典型的如Philips
Semiconductors推出的
CoolRunner
960,是一种具有960个宏单元的CPLD,无论在何种应用中,都能提供标准的6ns传输延迟、工作于3v的电压下。
该器件低功耗的关键是采用了Zero
Power互连阵列,它用一个由外部逻辑实现的CMOS门,代替了其它CPLD常用的对电流敏感的运放。
这样当其它的相等规模的CPLD需要消耗250mA的静电流时,CoolRunner
960的耗电不到100mA。
⑶
IP库的发展及其作用。
为了更好的满足设计人员的需要,扩大市场,各大现场可编程逻辑器件的厂商都在不断的扩充其知识产权(IP)核心库。
这些核心库都是预定义的、经过测试和验证的、优化的、可保证正确的功能。
设计人员可以利用这些现成的IP库资源,高效准确的完成复杂片上的系统设计。
典型的IP核心库有Xilinx公司提供的
LogiCORE和AllianceCORE。
(4)FPGA动态可重构技术意义深远。
随着数字逻辑系统功能复杂化的需求,单片系统的芯片正朝着超大规模、高密度的方向发展。
与此同时,人们却发现一个有趣的现象,即一个超大规模的数字时序系统芯片,在其工作时,从时间轴上来看,并不是每一瞬间系统的各个部分都在工作,而系统是各个局部模块功能在时间链上的总成。
同时,人们还发现,基于
SRAM编程的FPGA可以在外部逻辑的控制下,通过存储于存储器中不同的目标系统数据的重新下载,来实现芯片逻辑功能的改变。
正是基于这个称之为静态系统重构的技术,有人设想,能不能利用芯片的这种分时复用特性,用较小规模的FPGA芯片来实现更大规模的数字时序系统。
在研究过程中,有人尝试了这种设想,发现常规的SRAM的FPGA只能实现静态系统重构。
这是因为该芯片功能的重新配置大约需要数毫秒到数十毫秒量级的时间;
而在重新配置数据的过程中,旧的逻辑功能失去,新的逻辑功能尚未建立,电路逻辑在时间轴上断裂,系统功能无法动态连接。
但是,要实现高速的动态重构,要求芯片功能的重新配置时间缩短到纳秒量级,这就需要对FPGA的结构进行革新。
可以预见,一旦实现了FPGA的动态重构,则将引发数字系统的设计的思想的巨大转变。
六.
结语。
综上所述,我们可以看到在新世纪,以FPGA为代表的数字系统现场集成技术正朝着以下几个方向发展。
⒈随着便携式设备需求的增长,对现场可编程器件的低压、低功耗的要求日益迫切。
⒉芯片向大规模系统芯片挺进,力求在大规模应用中取代ASIC。
⒊为增强市场竞争力,各大厂商都在积极推广其知识产权IP库。
⒋动态可重构技术的发展,将带来系统设计方法的转变。
I2C在CPLD上的模拟实现源程序
程序1:
type
clock_type
is
(s0,s1,s2,s3);
signal
state0:
clock_type;
state1:
state_type;
case
state
is
when
s0=>
da<
='
1'
;
scl<
state<
=s1;
s1=>
=s2;
s2=>
0'
=s3;
s3=>
=s0;
state1<
=s_byte;
others=>
end
case;
下面是利用case…when语句编写的移位及输入、输出字节模块。
inoutdata:
block
code:
std_logic_vector(2
downto
0);
begin
process(read,endata,cl)
--cl与scl同步
code<
=read
&
endata
flag;
if
cl'
event
and
cl='
then
code
"
010"
|"
011"
=>
--从MCU读入一个要发送的数据
datain<
=data;
001"
--8位左移寄存器,将要输出的位存于data7
data7<
=datain(7);
datain(0)<
for
i
in
1
to
7
loop
datain(i)<
=datain(i-1);
loop;
101"
--将向MCU发送的数据暂存于dataout
dataout<
=data1;
100"
--8位右移寄存器,data0为从SDA接收的值
data1(0)<
=data0;
data1(i)<
=data1(i-1);
null;
if;
process;
block
inoutdata;
ARM、DSP、FPGA的技术特点和区别
ARM(Advanced
RISC
Machines)是微处理器行业的一家知名企业,设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。
ARM架构是面向低预算市场设计的第一款RISC微处理器,基本是32位单片机的行业标准,它提供一系列内核、体系扩展、微处理器和系统芯片方案,四个功能模块可供生产厂商根据不同用户的要求来配置生产。
由于所有产品均采用一个通用的软件体系,所以相同的软件可在所有产品中运行。
目前ARM在手持设备市场占有90以上的份额,可以有效地缩短应用程序开发与测试的时间,也降低了研发费用。
DSP(digital
singnal
processor)是一种独特的微处理器,有自己的完整指令系统,是以数字信号来处理大量信息的器件。
一个数字信号处理器在一块不大的芯片内包括有控制单元、运算单元、各种寄存器以及一定数量的存储单元等等,在其外围还可以连接若干存储器,并可以与一定数量的外部设备互相通信,有软、硬件的全面功能,本身就是一个微型计算机。
DSP采用的是哈佛设计,即数据总线和地址总线分开,使程序和数据分别存储在两个分开的空间,允许取指令和执行指令完全重叠。
也就是说在执行上一条指令的同时就可取出下一条指令,并进行译码,这大大的提高了微处理器的速度。
另外还允许在程序空间和数据空间之间进行传输,因为增加了器件的灵活性。
其工作原理是接收模拟信号,转换为0或1的数字信号,再对数字信号进行修改、删除、强化,并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。
它不仅具有可编程性,而且其实时运行速度可达每秒数以千万条复杂指令程序,远远超过通用微处理器,是数字化电子世界中日益重要的电脑芯片。
它的强大数据处理能力和高运行速度,是最值得称道的两大特色。
由于它运算能力很强,速度很快,体积很小,而且采用软件编程具有高度的灵活性,因此为从事各种复杂的应用提供了一条有效途径。
根据数字信号处理的要求,DSP芯片一般具有如下主要特点:
(1)在一个指令周期内可完成一次乘法和一次加法;
(2)程序和数据空间分开,可以同时访问指令和数据;
(3)片内具有快速RAM,通常可通过独立的数据总线在两块中同时访问;
(4)具有低开销或无开销循环及跳转的硬件支持;
(5)快速的中断处理和硬件I/O支持;
(6)具有在单周期内操作的多个硬件地址产生器;
(7)可以并行执行多个操作;
(8)支持流水线操作,使取指、译码和执行等操作可以重叠执行。
当然,与通用微处理器相比,DSP芯片的其他通用功能相对较弱些。
FPGA是英文Field
Programmable
Gate
Array(现场可编程门阵列)的缩写,它是在PAL、GAL、PLD等可编程器件的基础上进一步发展的产物,是专用集成电路(ASIC)中集成度最高的一种。
FPGA采用了逻辑单元阵列LCA(Logic
Cell
Array)这样一个新概念,内部包括可配置逻辑模块CLB(Configurable
Logic
Block)、输出输入模块IOB(Input
Output
Block)和内部连线(Interconnect)三个部分。
用户可对FPGA内部的逻辑模块和I/O模块重新配置,以实现用户的逻辑。
它还具有静态可重复编程和动态在系统重构的特性,使得硬件的功能可以像软件一样通过编程来修改。
作为专用集成电路(ASIC)领域中的一种半定制电路,FPGA既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
可以毫不夸张的讲,FPGA能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用FPGA来实现。
FPGA如同一张白纸或是一堆积木,工程师可以通过传统的原理图输入法,或是硬件描述语言自由的设计一个数字系统。
通过软件仿真,我们可以事先验证设计的正确性。
在PCB完成以后,还可以利用FPGA的在线修改能力,随时修改设计而不必改动硬件电路。
使用FPGA来开发数字电路,可以大大缩短设计时间,减少PCB面积,提高系统的可靠性。
FPGA是由存放在片内RAM中的程序来设置其工作状态的,因此工作时需要对片内的RAM进行编程。
用户可以根据不同的配置模式,采用不同的编程方式。
加电时,FPGA芯片将EPROM中数据读入片内编程RAM中,配置完成后,FPGA进入工作状态。
掉电后,FPGA恢复成白片,内部逻辑关系消失,因此,FPGA能够反复使用。
FPGA的编程无须专用的FPGA编程器,只须用通用的EPROM、PROM编程器即可。
当需要修改FPGA功能时,只需换一片EPROM即可。
这样,同一片FPGA,不同的编程数据,可以产生不同的电路功能。
因此,FPGA的使用非常灵活。
可以说,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
目前FPGA的品种很多,有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。
基于双嵌入式处理器的高清数字电视设计
作为一种高品质的数字多媒体播放器和高性能的网络信息终端,基于嵌入式系统实现的高清数字电视技术将是下一代消费电子市场的热点。
文章给出了一种内置机顶盒模块的双嵌入式处理器高清数字电视系统,提出实现该系统单一系统映像的方法。
1引言
随着数字传输技术和图像处理技术的提高,电视技术正逐步从SDTV(StandardDefinitionTV,标准清晰度电视)过渡到HDTV(HighDefinitionTV,高清晰度电视)。
高清数字电视符合人们对高品质的数字多媒体播放和高性能的网络信息终端的需要,具备广阔的市场前景,其基于嵌入式系统技术的实现也成为嵌入式领域的新热点[1-2]。
高清电视是指播放画质超过720p或者1080i的高清晰度电视系统(i表示隔行扫描,p表示逐行扫
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 技术发展 探究 硬件 射频 工程师