微机原理第二章练习题及解Word下载.docx
- 文档编号:21967403
- 上传时间:2023-02-02
- 格式:DOCX
- 页数:17
- 大小:32.70KB
微机原理第二章练习题及解Word下载.docx
《微机原理第二章练习题及解Word下载.docx》由会员分享,可在线阅读,更多相关《微机原理第二章练习题及解Word下载.docx(17页珍藏版)》请在冰豆网上搜索。
●8086CPU从功能结构上看,是由(D)组成
控制器和运算器B:
控制器,运算器和寄存器
控制器和20位物理地址加法器D:
执行单元和总线接口单元
●执行指令IRET后弹出堆栈的寄存器先后顺序为(D)。
CS、IP、FB:
IP、CS、FC:
F、CS、IPD:
F、IP、CS
●下列逻辑地址中对应不同的物理地址的是(C)。
0400H:
0340HB:
0420H:
0140H
03E0H:
0740HD:
03C0H:
0740H
●8086CPU的控制线/BHE=0,地址线A0=0时,有(B)。
从偶地址开始完成8位数据传送
B:
从偶地址开始完成16位数据传送
从奇地址开始完成8位数据传送
D:
从奇地址开始完成16位数据传送
●8086CPU的控制线/BHE=1,地址线A0=0时,有(A)。
●8086CPU的控制线/BHE=0,地址线A0=1时,有(C)。
●指令队列具有(D)的作用。
暂存操作数地址B:
暂存操作数
暂存指令地址D:
暂存预取指令
●PC386计算机中,CPU进行算术和逻辑运算时,可处理的数据的长度为(D)。
8位B:
16位C:
32位D:
都可以
●8086系统中,每个逻辑段的多存储单元数为(C)。
1MBB:
256BC:
64KBD:
根据需要而定
●下列说法中属于最小工作模式特点的是(A)。
CPU提供全部的控制信号B:
由编程进行模式设定
不需要8286收发器D:
需要总线控制器8288
●下列说法中属于最大工作模式特点的是(C)。
M//IO引脚可直接引用B:
需要总线控制器8288D:
适用于单一处理机系统
●包含在8086CPU芯片内部的是(A)。
算术逻辑单元B:
主存储器单元
输入、输出单元D:
磁盘驱动器
●8086当前被执行的指令存放在(D)。
DS:
BXB:
SS:
SP
PCD:
IP
●微机系统中,主机与硬盘的数据交换用(B)方式。
中断控制B:
DMA控制
查询控制D:
无条件程序控制
●芯片组中北桥芯片不能提供的功能是(D)。
对CPU的支持B:
内存管理
Cache管理D:
CPU与ISA桥的控制
●下列叙述错误的是(D)。
PC/AT机用8086CPUB:
PC/XT机用8088CPU
8086CPU的寻址范围为1MBD:
80286CPU的寻址范围为32MB
●同步和异步两种传输方式比较,传送效率最高的是(C)。
同步方式B:
异步方式
同步和异步方式效率相同D:
无法比较
●8086中,存储器物理地址形成算法是(B)。
段地址+偏移地址B:
段地址左移4位+偏移地址
段地址×
16H+偏移地址D:
10+偏移地址
●CPU访问一次存储器单元所用机器周期数由(B)决定。
读取指令字节的最短时间B:
读取数据字节的最长时间
读取数据字节的平均时间D:
写入数据字节的平均时间
●8086系统中外设请求总线控制权是通过控制线(C)。
NMIB:
TESTC:
HOLDD:
INTR
●堆栈存储器存取数据的方式是(C)。
先进先出B:
随机存取C:
先进后出D:
●8086系统中,一个栈可用的最大存储空间是(B)。
IMBB:
64KB
由SP初值决定D:
由SS初值决定
●存储字长是指(B)。
存储单元中二进制代码组合B:
存储单元中二进制代码个数
存储单元的个数D:
以上都是
●8086中,关于总线的叙述,错误的是(D)。
数据总线中信息流是双向的B:
地址总线中信息流是单向的
控制总线中信息流是独立的D:
以上叙述都不对
●8086的空闲周期Tt发生在(D)。
T1后B:
T2后C:
T3后D:
T4后
●8086CPU中,控制线/RD和/WR的作用是(C)。
数据收发器方向控制B:
存储器存取操作控制
存储器片选控制D:
地址/数据线分离控制
●8086CPU中,控制线DT//R的作用是(A)。
数据总线收发器方向控制B:
数据总线收发器有效控制D:
●8086CPU中,控制线ALE的作用是(D)。
●8086CPU中,控制线/DEN的作用是(C)。
●8088CPU中,需要数据总线收发器芯片8286(A)。
1片B:
2片C:
8片D:
16片
●8086CPU中,需要数据总线收发器芯片8286(B)。
●8088CPU中,需要地址锁存器芯片8288(C)。
3片D:
4片
●8086CPU中,需要地址锁存器芯片8288(C)。
●8086CPU中,确定下一条指令的物理地址的算术表达式为(A)。
CS×
16+IPB:
DS×
16+SI
SS×
16+SPD:
ES×
16+DI
●若某CPU具有64GB的寻址能力,则该CPU的地址总线宽度为(B)。
64B:
36C:
32D:
24
●当8086与外设交换数据时,常会在(C)进入等待周期Tw。
T1与T2之间B:
T2与T3之间
T3与T4之间D:
T4与T1之间
●若寄存器中的数左移2位且无溢出,则新数值是原数值的(C)。
1倍B:
2倍C:
4倍D:
8倍
●若寄存器中的数右移1位且无1数移出,则新数值是原数值的(B)。
一倍B:
1/2倍C:
1/4倍D:
1/8倍
●8086CPU有(C)个16位的通用寄存器。
2B:
4C:
8D:
16
●8086CPU有(C)个8位的通用寄存器。
●8086CPU有(B)个16位的段寄存器。
●8086CPU共有(D)个16位寄存器。
4B:
8C:
10D:
14
●8086CPU能够直接执行的语言是(B)。
汇编语言B:
机器语言C:
C语言D:
JAVA语言
●8086CPU响应可屏蔽中断后,不能自动执行的是(A)。
保存所有寄存器中的内容B:
保存指令指针寄存器IP中的内容
保存状态寄存器F中的内容D:
不能响应较低级别的中断
●在计算机中,字节的英文名字是(B)。
bitB:
byteC:
boutD:
bps
●Pentium芯片有8KB指令Cache和数据Cache,作用是(C)。
弥补外存容量不足B:
弥补主存容量不足
加快指令执行速度D:
对外存和主存进行管理
●在DMA方式下,CPU与总线的关系是(C)。
CPU只能控制地址总线B:
CPU只能控制数据总线
CPU与总线为隔离状态D:
CPU与总线为短接状态
●80486CPU与80386CPU比较,内部增加的功能部件是(C)。
分段部件和分页部件B:
预取部件和译码部件
Cache部件和浮点运算部件D:
执行部件和总线接口部件
●8086CPU中,时间周期、指令周期和总线周期的费时长短的排列是(C)。
时间周期>指令周期>总线周期B:
时间周期>总线周期>指令周期
指令周期>总线周期>时间周期D:
总线周期>指令周期>时间周期
●16个字数据存储区的首址为70A0H:
DDF6H,末字单元的物理地址为(C)。
7E7F6HB:
7E816HC:
7E814HD:
7E7F8H
●8个字节数据存储区的首址为70A0H:
DDF6H,末字节单元的物理地址为(D)。
7E7FEHC:
7E714HD:
7E7FDH
●CPU对存储器访问时,地址线和数据线的有效时间关系为(B)。
同时有效B:
地址线先有效
数据线先有效D:
同时无效
●8086CPU由两部分组成,即执行单元和(B)。
运算器单元B:
总线接口单元
寄存器单元D:
控制器
●Pentium微处理器的内部数据宽度为(B)。
16位B:
32位C:
36位D:
64位
●Pentium微处理器中共有(B)段寄存器。
4个B:
6个C:
8个D:
7个
●Pentium4与80486DX相比,其特点是(D)。
有浮点处理功能B:
有Cache存储器
内部数据总线为32位D:
外部数据总线为64位
●Pentium4微处理器物理地址的最大存储空间是(B)。
256MBB:
4GBC:
64GBD:
64TB
●Pentium4微处理器可寻址的最大存储空间是(C)。
64TB
●Pentium微处理器的内部数据宽度是(B)。
●Pentium微处理器中共有几个段寄存器(C)。
5个C:
6D:
●Pentium微处理器进行存储器读写操作时,时钟周期T1完成(B)操作。
读写控制信号为高电平B:
发送存储器地址
读操作码D:
读操作数
二:
填空题
●某存储器单元的实际地址为2BC60H,若该存储器单元所在段首地址为2AF0H,
则该存储器单元的段内偏移地址为(0D60H)。
●PC/XT微机开机时,第一条执行的指令存放地址为(FFFF0H)。
●8086CPU复位后,寄存器CS中的值为(FFFFH)、IP中的值为(0000H)、DS中的值为(0000H)。
●8086执行部件EU中的控制单元从(指令队列缓冲器)中取指令。
●8086总线接口部件BIU中的指令队列缓冲器经总线从(存储器)中取指令。
●一数据类型为字的数据8BF0H存放在存储器偶地址单元处,完成16位数据读取需
总线周期数为(1个)。
●一数据类型为字的数据8BF0H存放在存储器奇地址单元处,完成16位数据读取需
总线周期数为(2个)。
●三态门有三种输出状态,即高电平、低电平和(高阻态)。
●从地址/数据复用线中分离出地址信息需用(锁存器)芯片。
●8086CPU复位后,寄存器中的值进入初始状态,问此时(CS)=(FFFFH)、
(IP)=(0000H)、(DS)=(0000H)。
●8086CPU中有8个16位通用寄存器,它们是(AX)、(BX)、(CX)、
(DX)、(SP)、(BP)、(SI)、和(DI)。
●8086CPU中有8个8位通用寄存器,它们是(AH)、(AL)、(BH)、
(BL)、(CH)、(CL)、(DH)、和(DL)。
●8086CPU中有4个16位段寄存器,它们是(CS)、(DS)、(ES)、和(SS)。
●8086CPU的标志寄存器中有3个控制标志位,符号是(IF)、(DF)、(TF);
有6个状态标志位,符号是(CF)、(OF)、(AF)、(ZF)、(SF)、(PF)。
●8086CPU响应可屏蔽中断的条件是(IF=1)。
●若单步调试程序时,应设定控制标志TF为
(1)。
●状态标志OF用于(有符号数)的(溢出)标志。
●状态标志CF用于(无符号数)加法的(进位)标志或减法的(借位)标志。
●状态标志AF又称为(辅助进位)标志。
●当运算结果为0时,状态标志ZF的值为
(1)。
●状态标志SF仅能用于(有符号数)的运算中。
●8086CPU将1MB存储器空间分为(若干个)段,每段存储量不超过(64KB)。
●实际地址又称为(物理)地址,用(20)位二进制或(5)位十六进制表示;
逻辑地址由(段首)地址和(段内偏移)地址构成,均用(16)位二进制表示。
●控制线DT//R用于控制(双向缓冲器)的方向有效端;
/DEL用于控制(双向缓冲器)的片选有效端。
●当INTR端输入一个(高)电平时,(可屏蔽中断)获得了中断请求。
●当NMI端输入一个(上升沿)触发时,(非屏蔽中断)获得了中断请求。
●8086CPU由(执行)单元EU和(总线接口)单元BIU两部分组成。
●在8086CPU的EU单元中,运算器ALU除完成算术运算及逻辑运算外,还可完成(16位偏移地址)运算。
●在8086CPU的BIU单元中,地址加法器的入口数据是(16)位,出口数据是(20)位。
●8086CPU和8088CPU的片内数据线为(16)位;
8086CPU的片外数据线为(16)位;
8088CPU的片外数据线为(8)位。
●8086CPU的指令队列由(6)个8位的移位寄存器组成;
8088CPU的指令队列由(4)个8位的移位寄存器组成。
●指令队列的作用是(存放译码器将要译码的指令)。
●8086CPU采用指令流水线结构的特点是(提高CPU执行速度)。
●32位地址5890H:
3200H表示的实际址址为(5BB00H)。
●8086CPU的1MB存储空间由(奇)库和(偶)库组成,每个库的最大容量为(512KB);
控制线/BHE控制(奇)库的有效;
地址线A0控制(偶)库的有效。
●若控制线/BHE=0、地址线A0=0,可完成(16)位数据操作;
若。
控制线/BHE=1、地址线A0=0,可完成(低8)位数据操作。
●8086CPU从存储器单元中读取数据时,控制线/RD应输出(低)电平、/WR应输出(高)电平;
8086CPU向存储器单元中写入数据时,控制线/RD应输出(高)电平、/WR应输出(低)电平。
●计算机中存储器按(字节)组织,即每个存储单元含(8)个二进制位。
●堆栈操作应满足(前进后出)的原则;
指令队列应满足(前进先出)的原则。
●堆栈操作中,SP总是指向堆栈的(堆顶)。
●CPU寻址外设有(独立编址)和(统一编址)两种方式,8086CPU采用(独立编址)。
●8086CPU寻址外设为独立编址方式,使用专门的指令为(IN)和(OUT)。
●I/O端口与存储器统一编址的主要优点是(不需要专用控制线判别)。
●I/O端口与存储器独立编址的主要优点是(I/O端口不占用存储器单元)。
●8086CPU地址/数据线复用线在(T1)时刻分离地址线,此时8086CPU控制线ALE应输出(高)电平。
●当存储器的读取时间大于CPU的读出时间时,8086CPU根据控制线READY的状态,应在周期(T3与T4)间插入(等待)周期。
●若8086CPU工作于最小工作方式,控制线MN//MX应接(高)电平;
若8086CPU工作于最大工作方式,控制线MN//MX应接(低)电平。
●当8086CPU向存储器写数据时,控制线DT//R应输出(高)电平;
当8086CPU从存储器读数据时,控制线DT//R应输出(低)电平。
●规则字既应从存储器的(偶)地址存放(字以上)数据;
非规则字既应从存储器的(奇)地址存放(字以上)数据。
●8086CPU可访问(64K)个I/O字节端口;
(32K)个I/O字端口。
●在数据传送时,DMA方式与中断方式比较,主要优点是(数据传送速度快)。
●差错控制法中常用奇偶校验码和CRC校验码,在每一字节的末尾增加1比特的是(奇偶校验码)。
●8086CPU中,设堆栈段寄存器(SS)=2000H;
堆栈栈顶指针寄存器(SP)=0100H,执行指令PUSHSP后,(SP)=(00FEH);
栈顶的物理地址是(200FEH)。
●8088CPU的片内数据线为(16)条,片外数据线为(8)条。
●8086CPU的片内数据线为(16)条,片外数据线为(16)条。
●若CPU的地址总线宽度为N,则可寻址(2N)个存储器单元。
●8086工作于最小工作模式时,控制总线由(CPU本身)产生,工作于最大工作模式时,控制总线由(总线控制器8288)产生。
●CPU不同功能的控制线具有传送(方向)和控制(电平)的特征。
●从地址/数据复用线中分离出地址信息需用逻辑芯片(锁存器)。
●地址/数据复用线中的双向数据传送需用逻辑芯片(双向缓冲器)。
●8086CPU的控制线ALE接逻辑芯片锁存器的(锁存触发有效)端。
●8086CPU的控制线/DEL接逻辑芯片双向缓冲器的(片选有效)端。
●8086CPU的控制线DT//R接逻辑芯片双向缓冲器的(方向控制)端。
●8086CPU采用指令流水线结构的特点是为了提高(CPU执行速度)。
三:
判断题
●8086CPU和8088CPU都是16位微处理芯片(×
)。
●8086CPU和8088CPU的片内数据线均为16位(√)
●8086CPU和8088CPU的片外数据线均为16位(×
●8086CPU和8088CPU的字长均为16位(×
●8086CPU中一个字数据可存放在一个存储单元(×
●8086CPU和8088CPU的地址线均为20位(√)。
●8086CPU中,数据线D0~D15和地址线A0~A15为复用引脚(√)。
●8088CPU中,数据线D0~D15和地址线A0~A15为复用引脚(×
●若CPU的地址线为N条,则可寻址2N个存储器单元(√)。
●当计算机主频确定后,数据线条数愈多则处理数据的能力愈强(√)。
●当计算机主频确定后,地址线条数愈多则处理数据的能力愈强(×
●8086CPU和8088CPU的指令队列长度均一样(×
●执行转移指令时,指令队列中的原内容不变(×
●8086CPU中的通用寄存器仅能16位操作(×
●8086CPU的16位标志寄存器中每位均有确定含义(×
●8086CPU的EU单元中,ALU为16位加法器(√)。
●8086CPU的BIU单元中,地址加法器为16位加法器(×
●8086CPU的EU单元直接经外部总线读取数据(×
●8086CPU的BIU单元直接经外部总线读取数据(√)。
●与堆栈操作有关的寄存器有SS、SP和BP(√)。
●8086CPU的堆栈操作应满足先进后出的原则(√)。
●8086CPU的指令队列操作应满足先进后出的原则(×
●堆栈指针寄存器SP总是指向堆栈的栈顶(√)。
●堆栈基址寄存器BP总是指向堆栈的栈底(×
●与程序操作有关的寄存器有CS和IP(√)。
●与源数据块操作有关的寄存器有DS和SI(√)。
●与目的数据块操作有关的寄存器有ES和DI(√)。
●寄存器BX可8位操作也可16位操作(√)。
●寄存器BP可8位操作也可16位操作(×
●寄存器ES可8位操作也可16位操作(×
●从CPU的地址/数据复用线中分离地址线需用缓冲器(×
●8086CPU允许在一个存储单元中存入8位数据或者16位数据(×
●计算机的内存储系统中,每个存储单元仅能存放8位二进制数(√)。
●物理地址确定后,逻辑地址具有唯一性(×
●由于8086CPU有20条地址线,所以有一个20位的地址寄存器(×
●由于8086CPU有20条地址线,所以可寻址1MB的存储空间(√)。
●由于8086CPU有20条地址线,所以可寻址1MB的I/O端口(×
●8086CPU可寻址64K个字节数据的I/O端口(√)。
●8086CPU可寻址64K个字数据的I/O端口(×
●8086CPU对存储器单元和I/O端口进行统一编址(×
●8086CPU的1MB存储空间可分为若干个逻辑段(√)。
●8086CPU的每个逻辑段的存储容量不能超过64KB(√)。
●8086CPU不允许多个逻辑段重叠或交叉(×
●8086CPU允许代码段和数据段重叠(√)。
●规则字即存放字节数据的存储单元地址必顺为偶地址(×
●规则字即存放字数据的存储单元地址必
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机 原理 第二 练习题