Quartus+II+入门Word下载.docx
- 文档编号:21963441
- 上传时间:2023-02-02
- 格式:DOCX
- 页数:10
- 大小:317.20KB
Quartus+II+入门Word下载.docx
《Quartus+II+入门Word下载.docx》由会员分享,可在线阅读,更多相关《Quartus+II+入门Word下载.docx(10页珍藏版)》请在冰豆网上搜索。
选择器是数字逻辑系统的常用电路,是组合逻辑电路中的主要集成元件之一,它是由几路数据输入、一位或多位的选择控制和一路数据输出所组成的。
多路选择器从多路输入中选取其中一路将其传送到输出。
由选择控制信号决定输出的是第几路输入信号。
如图358所示,图中X0-X3为输入端;
Y为输出端,选择X0-X3的某个值输出;
A1和A0为选择控制端,A1和A0的值决定了Y选择X0-X3的哪一个值输出。
图358
4选1选择器
实验目的
QuartusII软件支持多种设计输入模型,本次实验使用VerilogHDL语言输入设计,在DE2-70开发平台上设计一个基本组合逻辑电路——2选1选择器。
本实验在学习使用VerilogHDL语言进行选择器的设计的同时初步熟悉QuartusII软件的使用方法。
实验内容
1建立工程。
在用QuartusII进行设计之初,需要为设计的项目建立一个工程,工程包括设计过程中所有的文件:
软件源文件和编译过程中产生的其他文件。
选择
开始->
程序->
Altera->
QuartusII9.0->
QuartusII9.0(32‐Bit),或者双击桌面上
图标,启动软件,打开QuartusII工作环境,第一次打开QuartusII工作环境,会出现要求对其认证的对话框,如图34所示。
图34
license选择
QuartusII使用时需要对其进行认证,新安装QuartusII软件的用户可以有30天的免费试用期,再此期间不用进行认证,30天后必须进行认证,没有经过认证的QuartusII在编译时不能产生用于配置FPGA的文件(.sof文件或.pof文件)。
没有经过认证的QuartusII软件在每次启动时都会询问用户是启动30天免费试用版本,还是选择进行license认证,请不要选择30天免费试用的版本(默认是选择30天免费使用版本),机房的软件安装一般都超过了30天。
请选择“Ifyouhaveavalidlicensefile,specifythelocationofyourlicensefile”项。
选择可以的license进行认证后,系统会弹出一个选择license路径的提示框,请将你的license路径添加进去。
我们的license安装在服务器上,请在实验的时候确信你的机器能够正确的连到服务器上,点击QuartusII工作界面工具栏中的Tools->
LicenseSetup…弹出如下界面,在Licensefile栏中填入正确的存放license的地址,我们的服务器地址是:
1800@172.25.46.151,点击“OK”进行认证,如图35所示。
图35
选择认证文件
进行认证后,QuartusII的工作界面,如图36所示。
图36
打开QuartusII工作环境
点击菜单项File->
NewProjectWizard为自己的设计建立一个新项目并指定目标器件或器件系列,图359。
图359
建立新项目
打开Wizard之后,出现显示建立新项目的介绍框,介绍在新建项目过程中所要完成的具体工作,如图38所示。
图38
新建项目工作介绍
点击“Next”进入工程路径的选择和工程名称的设定,如图39所示。
在第一行是进行工程路径的选择,默认是QuartusII的安装路径,请重新指定工程的路径。
(注意:
请不要将自己的设计项目直接放在系统默认的安装目录下,更不要将工程文件直接放在安装目录中,建议在自己的电脑中专门指定一个工作目录/路径,存放自己的所有设计项目)。
在第二行输入项目名称:
建议每一个项目都在自己的工作目录下新建一个文件夹,用于保存此项目所有文件。
在第三行输入工程的顶层实体名,这里输入的顶层实体名必须与之后设计文件的顶层实体名相同,默认的顶层实体名与工程文件名相同,用户也可以根据需要输入不同的顶层实体名。
工程名和顶层实体名可以根据自己的习惯起用,但必须是英文字母开头,英文字母、数字和下划线的组合。
工程文件夹所在的路径名和文件夹名不能用中文,不能用空格,不能用括号,也不能以数字开头)。
图39
顶层实体名默认同于项目名
添加设计文件。
如果用户之前已经有设计文件,并且要在此工程用到以前设计好的文件(比如HDL语言文件或原理图文件)。
那么可在此时添加相应文件,如果没有完成的设计文件则点击“Next”继续,如图310所示。
图310
添加文件
选择目标芯片,我们的实验平台选用的是Altera公司的DE2-70开发板,此开发板上选用的是CycloneII系列EP2C70896C6芯片,所以选择:
CycloneII
EP2C70896C6,如图311所示。
图311
选择目标芯片
选择EDA工具,在这里可以由用户指定在QuartusII之外的用于设计输入、仿真、时序分析等的第三方EDA工具,这里我们不需要,点击“Next”继续,如图312所示。
图312
添加EDA工具
新建工程总结。
新建工程完成后,QuartusII会自动总结用户的设置,请确认设置是否正确,特别是芯片的选择,如图313所示。
图313
项目总结
工程新建完成后,QuartusII界面中ProjectNavigator的Hierarchy标签栏中会出现当前工程的工程名以及所选用的器件型号,请再次确认器件型号,如图314所示。
图314
项目导航
培养良好的文件布局习惯。
QuartusII默认把所有的编译结果文件统一放在工程根目录下,为了让QuartusII像VisualStudio等IDE一样有一个专门的路径存放编译结果文件,需要在工程根目录下新建一个目录,并指定其为编译结果输出路径。
点击菜单项Assignments->
Device,选中CompilationProcessSettings选项卡,勾上右边的SaveProjectoutputfilesinspecifieddirectory,输入路径(一般为debug(.\debug)或者release(.\release)),如图315所示,点击“OK”完成设置。
图315
指定编译结果输出路径
2设计输入
添加所需设计文件。
本次实验通过Verilog语言来描述所设计的硬件,因此要添加Verilog语言设计文件到工程文件中去。
点击菜单项File->
New、点击图标
或者使用快捷键Ctrl+N新建一个设计文件,选择VerilogHDLFile,如图360所示,点击OK。
建立VerilogHDL源代码文件。
图360
新建Verilog语言文件
输入硬件描述。
在QuartusII环境提供的文本编辑器中输入用户设计的硬件描述语言。
VerilogHDL语言是一种硬件描述语言,其编写的电路是要在一定的硬件上实现的,因此想要完成一个高效的电路设计,要尽量利用编译器更能理解的方式编写程序,也就是用符合VerilogHDL语言的代码风格来编写程序。
对于初学者,QuartusII环境给我们提供了常见的代码模板,从模块的结构、简单寄存器的编写直到一些简单电路的完整设计都有。
在Verilog文本编辑器的空白出单击右键,选择InsertTemplate,如图361所示。
图361
利用Verilog语言模板
在弹出的对话框的左侧树状目录中,展开VerilogHDL,可以寻找到大家想要查找的模板,如图362所示。
图362
选择Verilog语言模板
选择好要加入的模板后,点击“Insert”即可加入该模板。
在本次实验设计的是一个2选1的选择器,代码相对简单,我们自行设计代码,输入代码如图363所示。
图363
编写Verilog语言代码
3分析与综合
点击图标
、点击菜单项Processing->
start->
StartAnalysis&
Synthesis或者使用快捷键Ctrl+K执行分析与综合,如图364所示。
Analysis&
Synthesis构建单个工程数据库,将所有设计文件集成在设计实体或工程层次结构中。
QuartusII软件使用该数据库处理其余工程。
其它Compiler模块更新该数据库,直到它包含完全优化的工程为止。
开始时,该数据库仅包含原始网表;
最后,它包含完全优化且适配的工程,用于为时序仿真、时序分析、器件编程等建立一个或多个文件。
建立数据库时,Analysis&
Synthesis的Analysis阶段将检查工程的逻辑完整性和一致性,以及边界连接和语法错误。
Synthesis还对设计实体或工程文件的逻辑进行综合和技术映射。
它从VerilogHDL和VHDL中推断触发器、锁存器和状态机。
为状态机建立状态分配,并作出能减少资源的选择。
此外,它还用Altera参数化模块(LPM)功能库中的模块替换运算符,例如+或-,该功能已为Altera器件做了优化。
Synthesis使用多种算法来减少逻辑门数量,删除冗余逻辑,尽可能地高效利用器件体系结构。
可以使用逻辑选项分配来定制综合。
Synthesis还应用逻辑综合技术,协助实现工程时序要求,优化设计以满足这些要求(AlteracorporationQuartusII简介,6.0版),图364。
继续阅读
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Quartus II 入门