实验二半加器Word文档下载推荐.docx
- 文档编号:21960154
- 上传时间:2023-02-01
- 格式:DOCX
- 页数:8
- 大小:274.42KB
实验二半加器Word文档下载推荐.docx
《实验二半加器Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《实验二半加器Word文档下载推荐.docx(8页珍藏版)》请在冰豆网上搜索。
一、实验目的
1、掌握74LS00和74LS86实现半加器和全加器的方法。
2、了解算术运算电路的结构
二、实验设备
1、数字电路实验箱
2、74LS00、74LS86
三、实验原理
1、半加/减器原理
两个二进制数相加/减,能实现半加/减。
实现半加操作的电路叫做半加器。
表2.6.1是半加/减器的真值表。
图2.6.1是半加器的符号。
A表示被加数,B表示加数,S表示半加和,C表示向高位的进/借位,M为控制端,当M为1时是半减器,M为0时是半加器。
M
A
B
S
C
1
表2.6.1
半加/减控制端
图2.6.1
2、全加/减器原理
全加器能进行加数、被加数和低位来的进位信号相加,并根据求和的结果给出该位的进位信号。
图2.6.2是全加器的符号,如果用Ai、Bi分别表示A、B的第i位,Ci-1表示为相邻低位来的进位数,Si表示为本位和数(称为全加和),Ci表示为向相邻高位的进位数。
则根据全加运算规则可列出全加器的真值表;
同理,全减器真值表也可列出。
如表2.6.2(M为1表示全减,M为0表示全加)。
Ai
Bi
Ci-1
Si
Ci
全
加/减控制端
图2.6.2
表2.6.2
四、实验内容
1、验证半加/减器
(1)分析:
由真值表可得:
卡诺图
AB
00
01
11
10
S=A⊕B
CO=(M⊕A)·
B=(((M⊕A)·
B)’·
1)’
(2)实验电路图
分别对应真值表2.6.1验证各种情况。
2、验证全加/减器
由真值表得,卡诺图:
CM
10
00
01
11
10
Si=A⊕B⊕Ci-1
Ci=BC+(B⊕Ci-1)(A⊕M)=((BC)’·
((B⊕Ci-1)(A⊕M))’)’
分别对应真值表2.6.2验证各种情况。
五、实验结果及总结
1、半加、减验证结果:
关
不亮
开
亮
结论:
验证结果符合半加、半减真值表的结果。
2、全加、减验证结果
验证结果符合全加、全减真值表的结果。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验 二半加器