数字时钟设计 课程报告Word格式文档下载.docx
- 文档编号:21836143
- 上传时间:2023-02-01
- 格式:DOCX
- 页数:10
- 大小:166.63KB
数字时钟设计 课程报告Word格式文档下载.docx
《数字时钟设计 课程报告Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《数字时钟设计 课程报告Word格式文档下载.docx(10页珍藏版)》请在冰豆网上搜索。
3.接线与调试;
4.实验总结;
二、总体设计方案
数字时钟的组成电路框图如下图1所示:
主要分为显示电路、译码电路、计数器、校时电路、校分电路和脉冲产生电路。
图1.数字电路框图
三、器件选择
器件
器件名称
器件数量
数码管共阴
7SEG-MPX4-CC
4
计数器
74LS160
6
译码器
4511
555定时器
555
1
LED
红色
2
电阻
10K
滑动变阻器
1M
与非门四输入
74LS13
非门
3
电容
0.01uf
1.5uf
按键
USB插口
主板
1.CD4511
CD4511是一个用于驱动共阴极LED(数码管)显示器的BCD码—七段码译码器,特点如下:
具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器。
CD4511是一片CMOSBCD—锁存/7段译码/驱动器,引脚排列如下图2所示。
其中ABCD为BCD码输入,a为最低位。
LT为灯测试端,加高电平时,显示器正常显示,加低电平时,显示器一直显示数码“8”,各笔段都被点亮,以检查显示器是否有故障。
BI为消隐功能端,低电平时使所有笔段均消隐,正常显示时,B1端应加高电平。
另外CD4511有拒绝伪码的特点,当输入数据越过十进制数9(1001)时,显示字形也自行消隐。
LE是锁存控制端,高电平时锁存,低电平时传输数据。
QA-QG是7段输出,可驱动共阴LED数码管。
另外,CD4511显示数“6”时,QA段消隐;
显示数“9”时,QD段消隐,所以显示6、9这两个数时,字形不太美观。
所谓共阴LED数码管是指7段LED的阴极是连在一起的,在应用中应接地。
限流电阻要根据电源电压来选取,电源电压5V时可使用300Ω的限流电阻。
图2
4511引脚图
2.74LS160
74LS160为十进制同步加法计数器,如图3所示。
图374LS160引脚图
逻辑功能描述如下:
由逻辑图与功能表知,在74LS160中LOAD为预置数控制端,D0-D3为数据输入端,RCO为进位输出端,MR为清零端,Q0-Q3为数据输入端,EP和ET为工作状态控制端。
1.六十进制计数器
如图4,运用置数法,将555定时器产生的CLOCK信号连到两个74LS160的CLK端,将第一片74LS160的输出端接入第二片的ENP、ENT接口,并将ENP、ENT相连。
两片D0-D3均接地,当计数器计到59时,产生的信号会传到两片芯片的置位端LOAD端,下一秒使两片芯片置位到D0-D3产生的信号,所以从59之后一秒就清零。
输出信号为CLK4。
“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
图4.六十进制计数器
2.二十四进制计数器
如图5,首先分析二十四进制计数器:
因为大于了本身的十进制,所以使用两片74LS160,当第一片计数到十的时候再等来一个时钟信号进位端会变为高电平,此端口接到第二片的时钟信号端,两片的ENP、ENT均接上高电平。
然后第二片计一个数,第一片回到0继续计数,直到第二片计数到2同时第一片计数到4的时候,通过在第一片外加的逻辑电路,每计数到4会译出一个信号与上第二片的外加逻辑电路每到2译出的信号,此信号就是计数到24的进位信号,将此信号再接回两片的清零端即可。
图5.二十四进制计数器
3.555定时器
555定时器是一种模拟和数字功能相结合的中规模集成器件。
一般用双极性工艺制作的称为555。
555定时器的电源电压范围宽,可在4.5V~16V工作,7555可在3~18V工作,输出驱动电流约为200mA,因而其输出可与TTL、CMOS或者模拟电路电平兼容。
555定时器成本低,性能可靠,只需要外接几个电阻、电容,就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
555引脚图如下所示图6。
1地GND
2触发
3输出
4复位
5控制电压
6门限(阈值)
7放电
8电源电压Vcc
图6.555定时器
4.组合的数字时钟
把两个六十进制的计数器和一个二十四进制的计数器以级联的方式连在一起,就组成了电子时钟的电路。
如下图7所示。
图7.整体电路
5.设计总结
此次设计过程遇到许许多多的问题,主要是“分”、“秒”所产生的进位的问题。
开始设计是将“秒”、“分”的进位信号分别传给“分”、“时”计数器的EP、ET端,然后用555定时器CL0CK控制所有计数器的CLK端,也就是说所有的计数器的CLK始终是连通的,当“分”或“时”运行到“59”、“23”时,就会产生一个低电平给各自的“LD´
”端,然后在下一个高电平到来时异步置零,这也就导致了“分”和“时”的“59”和“23”只显示一秒钟。
最后设计是将他们的进位(异步置数法)给高位的CLK端,EP、ET始终接高电平,但这种方法在最初启动时会产生跳变,因未启动时“分”和“时”的CLK端为低电平,在启动的那一瞬间,由于下一级进位信号只在“59”和“23”这一时刻才会产生低电平,其他时刻都为高电平,所以“分”、“时”的个位会跳“1”,由于接入发光二极管后也会使“分”、“秒”的各位在启动电源的一瞬间产生“1”的跳变,而在调节之后的运行中,则没有其他影响,而且在实际中最初都会调时,这种跳变则更有利于调时,所以就未对此进行更改。
其次555定时器产生的信号一开始并不是1HZ的多谐振荡波,而是小于1HZ,但最后发现555中的电阻太大,大于10k,与我们设计所用的电阻不同,最终换了一个10k电阻,问题就解决了。
最后就是我们是第一次焊接电路,在焊接过程中有的电路可能没有焊接上,而有的电路可能焊接在了一起,所以焊接方面还需要加强一点。
心得体会:
通过这次对数字钟的设计与制作,让我了解了设计电路的程序,也让我了解了关于数字钟的原理与设计理念,要设计一个电路总要先用仿真仿真成功之后才实际接线的。
但是最后的成品却不一定与仿真时完全一样,因为,再实际接线中有着各种各样的条制约着。
而且,在仿真中无法成功的电路接法,在实际中因为芯片本身的特性而能够成功。
所以,在设计时应考虑两者的差异,从中找出适合的设计方法。
通过这三周的课程设计。
由一个合理的想法,通过自己的动手能力和自己的设计变成一件真实实在的物体,是非常快乐的。
在如何制作电子时钟电路图方面问题上,我通过查阅书本上的知识,还有各种有关于制作电子的时钟方面的材料。
让我深刻的理解了电子时钟制作的原理以及内部构造和制作的细节。
经过不断的调试,经过好几次的失败,终于可以产生一个秒信号。
接着通过计数器,使秒信号再产生一个分信号。
接着又通过一个分信号。
借助译码器,编译器将结果呈现在数码管上。
通过电路图的设计让我体会到了一件事情。
想要完成一件事情,必须在细节方面做足功夫,一个很小的失误就可以产生一个错误的信息。
进而导致整个实验的失败。
电路图设计完成后,就开始进行电路板的焊接过程了。
焊接过程是最为麻烦的一件事情,也是将一个很好的想法,转变为现实的必经途径。
在焊接过程中,虽然是第一次焊接,但是觉得焊起来不太麻烦。
但是,要非常注重细节方面问题,一个错误的点焊就可能导致线头之间的短路,进而导致整个电路板的失败,从而使数码管产生不了数字,或者是根本不亮。
我首先焊接的是555。
检查它是否会产生一个秒信号,接着焊接了各种计数器、译码器、电阻、滑动变阻器等等。
虽然看上去是一件很繁琐的工作,但是只要细化起来其实也不是特别的困难。
通过不断调试,我发现我们买的74ls160并不是十进制,而是十六进制的,所以注定了结果是错误的。
但是我们的原理是正确的。
经过连续好几天的焊接,我们终于将设计的电路图化为实际的电路板,并且成功的运行。
通过这次课程设计。
让我来体会到了数字电子的乐趣。
虽然在课程设计的途中出现多好多的困难或者坎坷,但是当你看到成功的那一刻,就会感觉到以前所有的付出都是值得的。
原理与实践相结合是作为一名大学生需要做到,并且非常重要的事情。
在实验焊接的过程中。
出现了种种错误。
当用万用表检查不出来的情况下我就会重新再焊接一遍。
虽然枯燥,但是当成功的那一刻你就会感觉到,非常的快乐。
实验中的种种特殊情况,已经不能用言语来表达了,真是一次难忘的经历。
华水的可以看看哈,2014留下的温暖。
通过这次课程设计,让我相信:
永不放弃,终会成功!
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字时钟设计 课程报告 数字 时钟 设计 课程 报告