电容的模型选型容值计算与PCB布局布线Word文件下载.docx
- 文档编号:21644347
- 上传时间:2023-01-31
- 格式:DOCX
- 页数:28
- 大小:2.18MB
电容的模型选型容值计算与PCB布局布线Word文件下载.docx
《电容的模型选型容值计算与PCB布局布线Word文件下载.docx》由会员分享,可在线阅读,更多相关《电容的模型选型容值计算与PCB布局布线Word文件下载.docx(28页珍藏版)》请在冰豆网上搜索。
相反,封装尺寸应该随同电容值一起微缩,见图11。
2电容器的并联和反谐振
2.1反谐振
当电容器的电容不足,或者目标阻抗以及插入损耗由于高ESL和ESR难以实现时,可能需要并联多个电容器,如图10所示。
在这种情况下,必须注意出现在这些电容器中的并联谐振(称为反谐振),如图11所示,可以看到从电源端的阻抗由于反谐振会趋向于变大。
反谐振是发生在两个电容器间的自谐振频率不同时的一种现象。
如图12所示,并联谐振发生在其中一个电容器的电感区以及另一个电容器的电容区的频率范围内。
并联谐振造成该频率范围的总阻抗增加。
因此,在出现反谐振的频率范围,插入损耗会变小。
图10电容并联可能出现反谐振的情况
图11电容器的并联谐振
图12并联谐振频率范围
2.2反谐振的抑制
如图13(a)所示,在电容器间嵌入谐振抑制元件例如铁氧体磁珠。
如图13(b)所示,匹配电容器的电容以调整自谐振频率。
如图13(c)所示,缩小
电容器之间的间距和使用不同电容的电容器相结合,电容值的差值低于10:
1。
图13(a)所示方法对改善插入损耗相当有效。
然而,降低电源阻抗的效果就变小。
采用图13(b)和图10(c)的方法,可以减弱反谐振,但要完全抑制反谐振是很难的。
如图13(d)所示,可以采用低ESL和ESR的高性能电容器来消除反谐振问题。
3滤波电容、去耦电容和旁路电容
3.1三个概念
Ø
滤波电容用在电源整流电路中,用来滤除交流成分。
使输出的直流更平滑。
去耦电容的主要功能是提供一个局部的直流电源给有源器件,以减少开关噪声在板上的传播和将噪声引导到地,加入去耦电容后电压的纹波干扰会明显减小。
旁路电容起的主要作用是给交流信号提供低阻抗的通路。
用在有电阻连接时,接在电阻两端使交流信号顺利通过。
3.2滤波电容
3.2.1滤波电容的作用
电路的电源线与回流线(地线)之间总要连接很多的电容器通常称为滤波电容。
一般情况下,滤波电容(多为电解电容)的作用是过滤掉电流中的低频信号,但即使是低频信号,其频率也分为了好几个数量级。
因此为了适合在不同频率下使用,电解电容也分为高频电容和低频电容(这里的高频是相对而言)。
n-35g的主滤波电容
低频滤波电容主要用于市电滤波或变压器整流后的滤波,其工作频率与市电一致为50Hz;
而高频滤波电容主要工作在开关电源整流后的滤波,其工作频率为几千Hz到几万Hz。
当我们将低频滤波电容用于高频电路时,由于低频滤波电容高频特性不好,它在高频充放电时内阻较大,等效电感较高。
因此在使用中会因电解液的频繁极化而产生较大的热量。
而较高的温度将使电容内部的电解液气化,电容内压力升高,最终导致电容的鼓包和爆裂。
3.2.2电源滤波电容
3.2.3滤波电容的选择
滤波电容在开关电源中起著非常重要的作用,如何正确选择滤波电容,尤其是输出滤波电容的选择则是每个工程技术人员十分关心的问题。
50赫兹工频电路中使用的普通电解电容器,其脉动电压频率仅为100赫兹,充放电时间是毫秒数量级。
为获得更小的脉动系数,所需的电容量高达数十万微法,因此普通低频铝电解电容器的目标是以提高电容量为主,电容器的电容量、损耗角正切值以及漏电流是鉴别其优劣的主要参数。
而开关电源中的输出滤波电解电容器,其锯齿波电压频率高达数万赫兹,甚至是数十兆赫兹。
这时电容量并不是其主要指标,衡量高频铝电解电容优劣的标准是“阻抗-频率”特性。
要求在开关电源的工作频率内要有较低的等效阻抗,同时对于半导体器件工作时产生的高频尖峰信号具有良好的滤波作用。
普通的低频电解电容器在万赫兹左右便开始呈现感性,无法满足开关电源的使用要求。
而开关电源专用的高频铝电解电容器有四个端子,正极铝片的两端分别引出作为电容器的正极,负极铝片的两端也分别引出作为负极。
电流从四端电容的一个正端流入,经过电容内部,再从另一个正端流向负载;
从负载返回的电流也从电容的一个负端流入,再从另一个负端流向电源负端。
在电源设计中,滤波电容的选取原则是:
C≥2.5/fR
其中:
C为滤波电容,单位为UF;
f为频率,单位为Hz
R为负载电阻,单位为Ω
当然,这只是一般的选用原则,在实际的应用中,如条件(空间和成本)允许,都选取C≥5/fR。
由于四端电容具有良好的高频特性,为减小电压的脉动分量以及抑制开关尖峰噪声提供了极为有利的手段。
高频铝电解电容器还有多芯的形式,即将铝箔分成较短的若干段,用多引出片并联连接以减小容抗中的阻抗成份。
并且采用低电阻率的材料作为引出端子,提高了电容器承受大电流的能力。
简易规则:
1、理论上说电源滤波用电容越大越好,一般大电容滤低频波,小电容滤高频波。
2、可靠的做法是将一大一小两个电容并联,一般要求相差两个数量级以上,以获得更大的滤波频段.
3、大电容,负载越重,吸收电流的能力越强,这个大电容的容量就要越大
4、小电容,凭经验,一般104即可
5、如果你PCB上主要工作频率比较低的话,加两个电容就可以了,一个虑除纹波,一个虑除高频信号。
如果会出现比较大的瞬时电流,建议再加一两个比较大的钽电容。
3.3去耦电容
去除在器件切换时从高频器件进入到配电网络中的RF能量。
去耦电容还可以为器件提供局部化的DC电压源,它在减少跨板浪涌电流方面特别有用。
3.3.1去耦电容蓄能作用的理解
(1)有源器件在开关时产生的高频开关噪声将沿着电源线传播。
去耦电容的主要功能就是以减少开关噪声在板上的传播和将噪声引导到地。
(2)而实际上,芯片附近的电容还有蓄能的作用,提供一个局部的直流电源给有源器件,这是第二位的。
(这也是为什么很多电路板在高频器件VCC管脚处放置小电容的原因之一。
)
你可以把总电源看作水库,我们大楼内的家家户户都需要供水,这时候,水不是直接来自于水库,那样距离太远了,等水过来,我们已经渴的不行了。
实际水是来自于大楼顶上的水塔,水塔其实是一个buffer的作用。
如果微观来看,高频器件在工作的时候,其电流是不连续的,而且频率很高,而器件VCC到总电源有一段距离,即便距离不长,在频率很高的情况下,阻抗Z=i*wL+R,线路的电感影响也会非常大,会导致器件在需要电流的时候,不能被及时供给。
而去耦电容可以弥补此不足。
(3)去耦电容可以去除高频如RF信号的干扰,干扰的进入方式是通过电磁辐射。
我们经常可以看到,在电源和地之间连接着去耦电容,它有三个方面的作用:
一是作为本集成电路的蓄能电容;
二是滤除该器件产生的高频噪声,切断其通过供电回路进行传播的通路;
三是防止电源携带的噪声对电路构成干扰。
3.3.2去耦电容的选择
高频旁路电容一般比较小,根据谐振频率一般是0.1u,0.01u等,而去耦合电容一般比较大,是10u或者更大,依据电路中分布参数,以及驱动电流的变化大小来确定。
数字电路中典型的去耦电容值是0.1μF。
这个电容的分布电感的典型值是5nH。
0.1μF的去耦电容有5nH的分布电感,它的并行共振频率大约在7MHz左右,也就是说,对于10MHz以下的噪声有较好的去耦效果,对40MHz以上的噪声几乎不起作用。
1μF、10μF的电容,并行共振频率在20MHz以上,去除高频噪声的效果要好一些。
每10片左右集成电路要加一片充放电电容,或1个蓄能电容,可选10μF左右。
最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感。
要使用钽电容或聚碳酸酯电容。
去耦电容的选用并不严格,可按C=1/F,即10MHz取0.1μF,100MHz取0.01μF。
3.4旁路电容
可将混有高频电流和低频电流的交流电中的高频成分旁路掉的电容,称做“旁路电容”。
旁路电容不是理论概念,而是一个经常使用的实用方法,电子管或者晶体管是需要偏置的,就是决定工作点的直流供电条件。
例如电子管的栅极相对于阴极往往要求加有负压,为了在一个直流电源下工作,就在阴极对地串接一个电阻,利用板流形成阴极的对地正电位,而栅极直流接地,这种偏置技术叫做“自偏”,但是对(交流)信号而言,这同时又是一个负反馈,为了消除这个影响,就在这个电阻上并联一个足够大的电容,这就叫旁路电容。
对于同一个电路来说,旁路(bypass)电容是把输入信号中的高频噪声作为滤除对象,把前级携带的高频杂波滤除,而去耦(decoupling,也称退耦)电容是把输出信号的干扰作为滤除对象。
3.5去耦电容与旁路电容的区别
去耦电容:
旁路电容:
从元件或电缆中转移出不想要的共模RF能量。
这主要是通过产生AC旁路消除无意的能量进入敏感的部分,另外还可以提供基带滤波功能(带宽受限)。
在电子电路中,去耦电容和旁路电容都是起到抗干扰的作用,电容所处的位置不同,称呼就不一样了。
对于同一个电路来说,旁路(bypass)电容是把输入信号中的高频噪声作为滤除对象,把前级携带的高频杂波滤除,而去耦(decoupling)电容也称退耦电容,是把输出信号的干扰作为滤除对象。
从电路来说,总是存在驱动的源和被驱动的负载。
如果负载电容比较大,驱动电路要把电容充电、放电,才能完成信号的跳变,在上升沿比较陡峭的时候,电流比较大,这样驱动的电流就会吸收很大的电源电流,由于电路中的电感,电阻(特别是芯片管脚上的电感,会产生反弹),这种电流相对于正常情况来说实际上就是一种噪声,会影响前级的正常工作,这就是耦合。
去耦电容就是起到一个电池的作用,满足驱动电路电流的变化,避免相互间的耦合干扰。
旁路电容实际也是去耦合的,只是旁路电容一般是指高频旁路,也就是给高频的开关噪声提高一条低阻抗泄防途径。
高频旁路电容一般比较小,根据谐振频率一般是0.1u,0.01u等,而去耦合电容一般比较大,是10u或者更大,依据电路中分布参数,以及驱动电流的变化大小来确定。
去耦和旁路都可以看作滤波。
去耦电容相当于电池,避免由于电流的突变而使电压下降,相当于滤纹波。
具体容值可以根据电流的大小、期望的纹波大小、作用时间的大小来计算。
去耦电容一般都很大,对更高频率的噪声,基本无效。
旁路电容就是针对高频来的,也就是利用了电容的频率阻抗特性。
电容一般都可以看成一个RLC串联模型。
在某个频率,会发生谐振,此时电容的阻抗就等于其ESR。
如果看电容的频率阻抗曲线图,就会发现一般都是一个V形的曲线。
具体曲线与电容的介质有关,所以选择旁路电容还要考虑电容的介质,一个比较保险的方法就是多并几个电容。
4电容的容值计算
可以采用两种方法确定所需的电容量:
一是利用电源驱动的负载计算电容量,二是利用目标阻抗(TargetImpedance)来计算总电容量。
4.1利用电源驱动的负载计算电容量
去耦的初衷是:
不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。
使用下列表达式可计算出一个IC所要求的去耦电容的电容量C。
使用表达式:
C·
⊿U=I·
⊿t
⊿U是实际电源总线电压所允许的降低,单位为V。
I是以A(安培)为单位的最大要求电流;
⊿t是这个要求所维持的时间。
例设负载(容性)为30pF,要在2ns内从0V驱动到3.3V,瞬态电流为:
如果共有36个这样的负载需要驱动,则瞬态电流为:
36X49.5mA=1.782A。
假设容许电压波动为:
3.3VX2.5%=82.5mV,所需电容量为
C=Ixdt/dV=1.782Ax2ns/0.0825V=43.2nF
所增加的电容实际上作为抑制电压波纹的储能元件,该电容必须在2ns内为负载提供1.782A的电流,同时电压下降不能超过82.5mV,因此电容值应根据82.5mV来计算。
记住:
电容放电给负载提供电流,其本身电压也会下降,但是电压下降的量不能超过82.5mV(容许的电压波纹)。
利用电源驱动的负载计算电容量的这种方法没有考虑ESL及ESR的影响,因此很不精确,但是可以加深对去耦原理的理解。
4.2基于目标阻抗的容值计算
4.2.1基于目标阻抗的PDN设计
如图14所示,基于目标阻抗的PDN(电源分配网络)设计方法将PDN看成一个系统,以平均交流电流激励PDN,为使PDN的输出电压波动小于电源噪声容限,PDN的输入阻抗必须小于目标阻抗。
如图15所示,为了使PDN的输入阻抗低于目标阻抗,需要多个不同容量的电容器并联以获得平坦的输入阻抗特性。
一个设计示例如图16所示。
基于目标阻抗的PDN设计方法将将PDN设计成满足在感兴趣的带宽范围内从IC看过去的输入阻抗小于某一给定的目标阻抗值,以确保电源噪声可以控制在系统预算的噪声容限范围内。
频率范围一般为IC的工作频率。
如图15所示,去耦电容器的应用改变了PDN的输入阻抗,为了使PDN的输入阻抗满足目标阻抗的要求,使输入阻抗低于目标阻抗,需要多个不同容量的电容器并联以获得平坦的输入阻抗。
基于目标阻抗的PDN设计方法利用电容器谐振频率周围阻抗达到最小的特性来获得低输入阻抗,大容量的体电容器维持低频输入阻抗,SMT电容器维持中高频输入阻抗,而平面电容、嵌入式电容和片上/封装电容则维持高频阻抗。
去耦网络的设计是PDN设计最重要的部分,也是PDN设计和噪声管理的难点。
频域阻抗分析法是平面PDN设计的典型方法。
通过PDN的频域阻抗曲线,可以清楚地判断在哪些频率点上会出现严重的电源噪声。
这种分析方法非常有利于分析并设计PDN对SI(信号完整性)和EMI影响。
判断一个PDN设计是否优良的标准是:
①在可接受的电源噪声下,功率得到及时可靠的传输;
②维持PCB上高速信号的完整性;
③将系统的电磁辐射控制在可接受的范围内
4.2.2利用目标阻抗计算去耦电容器的电容量
在基于目标阻抗(targetimpedance)的去耦电容设计方法中,把瞬态电流看成阶跃信号,因而有很宽的频谱,去耦电容必须在这个很宽的频谱内使电源系统的输出阻抗低于目标阻抗(targetimpedance)。
电容的选择是分频段设计的,每一种容值的电容负责一段频谱范围,超出这个范围的,由其他电容负责构成低阻抗路径。
例如:
要去耦的电源为1.2V,允许电压波动为2.5%,最大瞬态变化电流为600mA。
利用目标阻抗计算电源系统所需去耦电容器的电容量的步骤如下:
第一步:
计算目标阻抗
第二步:
确定稳压电源电路的频率响应范围
稳压电源电路的频率响应范围与具体使用的电源芯片和电路结构有关,通常在DC到几百kHz之间。
这里假设为DC到100kHz。
在100kHz以下时,电源电路具有低的输出阻抗,能很好的对瞬态电流做出反应。
在高于100kHz时,电源电路呈现为很高的输出阻抗,如果没有外加去耦电容,电源波动将超过2.5%的允许值。
第三步:
计算bulk(体电容)电容量
当频率处于电容自谐振点以下时,电容器的阻抗可近似表示为:
可见,频率f越高,阻抗越小,频率越低,阻抗越大。
对于电源系统,在感兴趣的频率范围内,去耦电容的最大阻抗不能超过目标阻抗,因此在频率f=100kHz点,计算bulk(体电容)所需电容量的大小:
第四步:
计算
bulk(体电容)的最高有效频率
当频率处于电容自谐振点以上时,电容的阻抗可近似表示为:
频率f越高,阻抗越大,但阻抗不能超过目标阻抗。
假设ESL为5nH,则bulk(体电容)的最高有效频率为:
采用一个31.831μF的电容,在100kHz到1.6MHz之间,能够使电源系统的输出阻抗控制在目标阻抗之下。
当频率高于1.6MHz时,还需要额外的电容来控制电源系统的输出阻抗。
第五步:
计算频率高于1.6MHz时所需电容
如果希望电源系统在500MHz以下时都能满足电压波动要求,就必须控制电容的寄生电感量。
必须满足2πf×
Lmax≤Ztarget,所以有:
为了在1.6MHz时阻抗小于目标阻抗,需要电容量为:
因此每个电容的电容量为1.9894/63=0.0316μF。
综上所述,对于这个电源系统,选择1个31.831μF的大电容和63个0.0316μF的小电容即可满足要求。
注意:
以上基于目标阻抗(TargetImpedance)的计算,主要是为了说明这种方法的基本原理,实际中不能就这样简单的计算了事,因为还有很多问题需要考虑。
4.3Xilinx推荐的容值计算方法
xilinx公司推荐的去耦电容容值计算方法:
推荐使用远大于1/m乘以等效开路电容的电容值。
此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数,一般IC的数据手册都会给出具体的参数值。
等效开路电容定义为:
C=P/(f·
U^2)
式中:
P——IC所耗散的总瓦数;
U——IC的最大DC供电电压;
f——IC的时钟频率。
一旦决定了等效开关电容,再用远大于1/m的值与它相乘来找出IC所要求的总去耦电容值。
然后还要把结果再与连接到相同电源总线电源插针的总数相除,最后求得安装在每个连接到电源总线的所有电源插针附近的电容值。
4.4初略估算公式
去耦电容值的选取并不严格,可按C=1/f计算;
即10MHz取0.1uf,对微控制器构成的系统,取0.1~0.01uf之间都可以。
5选择电容的封装
5.1封装与寄生参数的关系
通常,封装尺寸的选择依据是:
‘上次用的是什么’,或者是否足够大到适合手工焊接(如果是原型设计)。
需要记住的是,等效电路会随不同的封装类型而改变。
其中主要的是等效串联电感(ESL)。
很显然,只要电容结构保持不变,其电容值也会保持不变。
若同一电容采用多种不同封装类型,那么极板间的连接和外层封装间的连接必定改变。
这会带来额外的串联电阻和电感。
封装越小,串联寄生参数就越小。
为了证实这一趋势,请参见表4。
正如所预期的,等效串联电感将随着封装尺寸的减小而不断缩减。
特别注意图7中的1206和0612例子。
尽管他们的占位面积相同,1206的焊接点在两端,而0612的焊接点在两个长边。
这只是方向上的简单变化,却使封装的内部连接小了许多。
令人欣喜的是,ESL降低了95%。
在高频宽电路中,串联电感值决定了旁路电路为电源接脚提供低阻抗的能力上限。
5.2电容并联时注意封装
6去耦/旁路/滤波电容的布局布线
6.1去耦电容器不同安装位置的影响
6.1.1电源、电容与IC的位置关系
在图4所示电路中,去耦电容器C的安装位置不同,图7(a)中电容器靠近电源安装,图7(b)中集成电路(IC)靠近电源安装,其去耦合效果是不同的.
考虑布线电感,图7所示电路的等效电路如图8所示.
在图8(a)中,从电源部分流入的电流,首先通过电感L1在C中积蓄起来,然后再通过L2提供给IC。
对于电源的变化和噪声,电容器C能够起到很好的去耦作用。
在图8(b)中,由于L2隔离了电容器C与IC的连接,电源的变化和噪声首先作用于IC,降低了电容器C的去耦作用。
6.1.2一个示例
电源端存在一个20MHz的噪声,在数字IC电源端的6mm处安装一个1μFMLCC。
在IC电源端15mm处,用示波器测量噪声抑制效果。
如图所示,蓝色为电源模块,所谓存在分支是指电容与数字IC不在电源模块的同一侧。
测量结果可以看出有分支线路的比没有分支线路的电压波动(波纹)要大很多。
可以看到分支线路的存在,对噪声抑制有着巨大的影响。
6.2电容的摆放
对于电容的安装,首先要提到的就是安装距离。
所有对该芯片去耦的电容都尽量靠近芯片。
原因是:
如果去耦电容离IC电源引脚较远,则布线阻抗将减小去耦电容的效力
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电容 模型 选型 计算 PCB 布局 布线