电流电压检测电路及版图Word文件下载.docx
- 文档编号:21596060
- 上传时间:2023-01-31
- 格式:DOCX
- 页数:39
- 大小:1.99MB
电流电压检测电路及版图Word文件下载.docx
《电流电压检测电路及版图Word文件下载.docx》由会员分享,可在线阅读,更多相关《电流电压检测电路及版图Word文件下载.docx(39页珍藏版)》请在冰豆网上搜索。
4.4二极管21
4.4.1齐纳二极管21
4.4.2功率二极管24
4.5电阻26
4.5.1基区电阻26
4.5.2发射区电阻27
4.5.3基区埋层电阻27
4.5.4高值薄层电阻28
4.5.5外延夹阻28
第5章Layout设计30
5.1Layout设计流程30
5.2正向设计30
5.3反向设计30
5.4版图的验证32
5.5经过确认后的最终版图33
第6章结束语34
致谢36
外文资料原文37
译文41
第1章引言
随着生活经济水平的不断提高,汽车已经成了人们生活中必不可少的产品。
尤其是我国,汽车在人们生活中的地位已经越来越明显了。
汽车电子作为汽车的一个重要组成部分,注定了它在汽车行业的地位,汽车电子正在全球进行着一场革命。
汽车电子是指汽车电子控制系统和各类车载电子信息网络装置以及汽车电力电子与电气驱动控制等,它是现代汽车技术发展的最主要驱动力之一。
无论是内燃汽车、还是电动汽车、智能汽车,汽车电子都是它们的共性关键技术。
从汽车零部件产业看,典型汽车电子产品一般分为:
动力电子、底盘电子、车身电子、电力电子与电气驱动、驾驶员信息系统等。
鉴于此,我司的主要产品就是汽车电子中的一种——车身电子。
而我所做的项目,也就是毕业论文内容是一个过压过流输出监测的电路的版图设计,这芯片的功能在目前的国内市场上还没有类似的产品出现,市场前景比较广阔。
这一类芯片的出现,为汽车在行驶中可能出现的问题做出警告,减少汽车事故,为大家的生命、财产提供一定的保障。
第2章过流过压检测电路分析
2.1总电路图
过压、过流检测电路是对输入的采样电流、电压信号进行检测。
当输入采样电流时,经电阻转换为电压,再经运算放大器放大后与给定的参考电压作比较,如果超过给定的参考电压,则输出一个高电平,反之,则输出一个低电平;
当输入采样电压时,经电阻限压、限流后与给定的参考电压作比较,超过给定的参考电压时,则输出一个高电平,反之,则输出一个低电平。
图2-1为总电路图:
总电路图
2.2基本电路
该过压过流检测的基准电路是由整流、稳压、分压电路组成的。
如图2-2
图2-1整流、稳压、分压电路
整流桥的输入端接到10V的交流电上,经全波整流输出一个大约7V的直流电压,在经稳压电路稳压(稳压电路是由稳压管担当,稳压管击穿电压约为6.8V),此时电压值约为6.8V(见图2-3)。
稳压之后在通过分压结构对电路工作提供一个稳定的参考电压点。
图2-2稳压后的电压
2.3电流检测电路
电流检测电路(图2-4)是由一个钳位电路、一个放大器和一个比较器组成的,钳位电路是根据所需信号的大小来设定的。
图2-1电流检测电路
2.3.2钳位电路
理想的电压源内阻为零,如果在仿真的时候,钳位电路直接接到电压源上,钳位电路就不能正常的工作。
在实际应用当中,输入信号的电阻不可能为零。
因此在仿真的时候,我们需要在钳位电路端加一个小电阻,此时钳位电路能正常工作了,该点电压变化范围为-0.7V~~0.7V(仿真值为-0.8V~~0.8V)。
图2-1钳位仿真结果
2.3.3偏置电路
偏置电路(图2-6)要达到的最终目的就是为其他电路提供一个稳定的基极电流。
在这里,它主要是为运算放大器和比较器提供一个基极偏置电流。
图2-1偏置电路
工作原理如下:
当电路开启工作时,右边通路导通,则框1中Q230和框2中Q231导通,此时Q230基极电压为737.5mV。
Q231为Q237提供基极电位则Q237导通,Q237为Q238提供基极偏置Q238导通,Q238为Q232和Q229提供基极偏置,Q232和Q229导通。
在这个过程中,Q232、R32、Q238组成正反馈网络回路,回路中电流不断被放大;
随着电流的不断放大,Q232基极和集电极电流增大,从而Q232发射极电流增大,使得电阻R34的压降也随之增大,
增大,则
而R34压降的增大,造成管子Q231的BE结压降的降低,直到Q231管截止。
R34压降的升高抑制了正反馈网络电流的增大,使得Q232、Q229的基极电流达到一个稳定的值。
当管子Q229的基极电流稳定后,随之的发射极电流也稳定了,框4中的Q227管的集电极电流也趋于一个稳定的值,这个就是要提供给其他电路工作的稳定电流值。
2.4放大电路(运算放大器)
运算放大器(OperationalAmplifier,简称OP、OPA、OPAMP)是一种直流耦合,通常为差模(差动模式)输入、中间放大、单端输出(Differential-in,single-endedoutput)的高增益(gain)电压放大器,因为刚开始主要用于加法,乘法等运算电路中,因而得名。
MB358(如图2-7)是由偏置电路,差模输入、中间放大以及输出组成。
一个理想的运算放大器必须具备下列特性:
无限大的输入阻抗、等于零的输出阻抗、无限大的开回路增益、无限大的共模排斥比的部分、无限大的频宽。
运算放大器一般分为四个部分:
输入级、中间放大级、输出级、偏置电路,偏置电路在上小节已经作了讲解,在这就不再做重复了。
图2-1MB358电路
1.输入级
在运放输入中采用了差分对管作为输入,差分输入有以下特点:
⑴优点:
对称CE(结构)、强烈抑制共模(对称性、负反馈)、零点漂移。
⑵缺点:
增益小、输入电阻小。
实际设计中是在差分输入的基础上再加了一对PNP管,这对PNP管的作用有以下两点:
⑴阻抗变换解决差分输入电阻小的缺点,减小输入偏置;
⑵电平位移输入电压范围加宽
差分输入结构采用了电流镜结构做输出,它能使双端输入转为单端输出。
2.放大级
该放大级采用复合管(达林顿管)放大,复合管之前的PNP管(如框中Q245),它的作用与差分里面加的一对PNP管的作用(阻抗变换、电平位移)相同。
达林顿管是由两只以上管子连接组成的。
功能电路中采用复合管的原因:
⑴难找两个特性完全对称的大功率异性管
⑵要求功放前置级提供很大的驱动电流
⑶IC中,NPN管与PNP管的不对称性
采用复合管可提高管子的
值及改变管子类型,复合管的
值为两管
值的乘积;
由前面的管子决定该管的类型;
由后面的管子决定该管的功率。
复合管的复合原则:
⑴内部点击相连处不能有电流流向的冲突
⑵外电流必须为两电极电流之和
⑶复合功率管是,小功率管在前,大功率管在后
复合管的输入电阻:
同型复合管
异型复合管
3.输出级
该输出采用了P管和N管的推挽输出结构,使输出能达到更好的效果。
在输出上还添有保护电路,防止电流过大对器件造成损坏。
比较器
理想情况下,比较器的正、负输入之差为正时,比较器输出为高电平
;
为负时,比较器输出为低电平
。
比较器的理想传输曲线如图2-8所示。
其中
是比较器的同相输入端电压,
是比较器的反相输入端电压。
比较器输出电平的最大值、最小值分别定义为
和
根据
=
,
<
式(2.1)
>
式(2.2)
输出可以是一个低电压
或者一个高电压
图2-2理想比较器的传输曲线
可见,当两个输入端的电压差为0时,意味着输出结果将发生跳变。
但实际上这样的比较器是不存在的。
下面图2-9给出了有限增益比较器的传输曲线。
图2-3有限增益的比较器传输曲线
其中的
是输出分别达到上限和下限所需要的输入电压差
-
这种输入变化称为比较器的精度。
增益是描述比较器工作的重要特性,因为增益定义了输出能够在两个二进制状态之间改变所必需的最小的输入变化量(精度)。
图2-4比较器电路
2.5电压检测电路
电压检测电路(如图2-11)参考电压的提供与电流检测电路的参考电压一样,都是同一个电路。
电压检测电路相对于电流检测电路来说要简单一些,它是由电阻、二极管组成的一个限压分流的电路在经比较器与参考电压比较后,输出一个比较的结果。
过压检测电路
第3章工艺介绍及注意事项
3.1制造工艺
3.1.1目前常用的三种工艺
1.双极型Bipolar工艺:
最早采用的工艺,多数使用TTL或ECL,耐压高、速度快,通常用于功率电子、汽车、电话电路与模拟电路。
2.CMOS工艺:
更易于实现n沟MOS和p沟MOS两种类型的晶体管,即同一集成电路硅片上实现互补MOS工艺。
生产工艺更简单,器件面积更小。
它的晶体管密度大,功耗小。
比双极型集成电路要偏宜,半导体产业的投资和集成电路市场的发展倾向于MOS电路。
3.BiCMOS工艺:
双极型Bipolar和CMOS两种工艺的结合。
做到功耗低、密度大,电路输出驱动电流大。
标准双极工艺
标准双极工艺是最早的模拟集成电路工艺,过去已制造出许多经典的器件,如:
741运算放大器,555定时器,431基准电压源。
尽管这些器件代表了30年前的技术,但今天它们仍然被大量生产。
标准双极工艺很少用在新的设计中,CMOS工艺提供了更低的电源电流,BiCMOS工艺提供了更高的模拟性能,各种先进的双极工艺提供了较快的快关速度,但是从第一种及改进的便准双极工艺中获得的知识永远不会过时。
同样的器件以及相同的寄生机制、设计权衡和版图原则在每种新的工艺中都会再次出现。
初始材料
标准双击集成电路采用轻掺杂的(111)晶向P型衬底制造。
晶圆的切割通常偏离轴线一定的角度,这样可使N型埋层(NBL)阴影失真(版图失真)最小化。
使用(111)硅有助于抑制标准双极工艺固有的寄生PMOS管。
N型外延层构成寄生管的背栅,而隔离岛上穿越场氧化区得导线构成栅电极。
隔离岛中基区形成了源区,漏区则由另一个基区或P+隔离区构成(如图3-1)。
图3-1标准双极工艺形成的寄生PMOS管
N型埋层
第一步是在晶片上生长一层薄氧化层,使用NBL掩模板在摔上光刻胶的氧化层上光刻。
氧化刻蚀在硅表面刻出窗口后,用离子注入或热淀积法使N型杂质进入晶片。
通常使用含砷(As)或锑(Sb)的杂质形成N型埋层,这是因为这些元素较低的扩散系数抑制了后续工艺中出现向上扩散的现象。
淀积之后进行的简单推结工艺科实现两个目的:
第一,退火修复晶格损伤;
第二,在硅表面生长少量具有轻微不连续性的氧化层(如图3-2)。
这种不连续性将导致NBL阴影,并可用于其他掩模板的对准。
图3-2注入NBL后退火的晶片
外延生长
在生长10~25um的请掺杂N型外延层之前要先去除晶片上的氧化层。
外延时,表面不连续将以约45°
的角度向上传递。
外延生长结束时,NBL阴影将横向平移长约外延层厚度的距离(如图3-3)
图3-3外延淀积后的晶片,注意NBL阴影显示的图形移动
隔离扩散
再次氧化晶片,在表面涂光刻胶,使用隔离掩模板刻出图形。
通过精准确定偏移量修正图形平移使该掩模板与NBL阴影对齐。
淀积高浓度硼后,经高温推结使隔离扩散在外延层中部分向下移动。
推结过程中也会发生氧化,隔离区窗口会覆盖一层薄热氧化层。
因为后续的高温工艺可使扩散继续向下推进,所以在隔离结到达衬底前停止推结。
图3-4展示了部分推结后的晶片。
图3-4隔离淀积和部分推结后的晶片
深N+扩散
深N+扩散(有时称为侧阱)提供了到NBL得低阻连接。
首先,涂光刻胶并用深N+掩模板刻出图形。
高浓度磷淀积后高温推结形成深N+阱。
推结不仅使N+扩散向下推进并与向上扩散的NBL相连,而且还完成了隔离推结。
经过足够长的时间可使过推结达到25%。
若没有过推结,隔离区和深N+扩散底部的掺杂将非常轻,过推结同时减小了垂直方向隔离区和深N+阱区得阻抗。
深N+推结还形成了后氧化层。
在深N+推结后,深N+扩散和隔离扩散中都达到最终结深(如图),并且在后续工艺中会忽略加深,但与深N+扩散和隔离扩散相比,后面所有的扩散都非常浅,因此从图3-5中可见隔离岛已彻底形成。
一般情况下,NBL区位于隔离扩散内侧一定距离以增大隔离岛的击穿电压。
否则,由NBL和隔离区相交形成的N+/P+结将在30V发生雪崩击穿。
图3-5隔离推结后的晶片
基区注入
接下来,晶片甩上光刻胶并用基区掩模板刻出图形。
氧化刻蚀场氧化层在硅表面开出窗口,通过窗口注入低浓度硼(B)是N型外延层反型,从而形成NPN晶体管的基区。
离子注入可精确控制基区掺杂,因此可最小化因工艺引起的β值变化。
接下来退火修复注入损伤并确定基区结深。
热退火过程中生长的氧化层可作为下一步发射区淀积的掩模。
为提高便面掺杂浓度还可对隔离区进行基区注入,这种工艺称为隔离区上基区(BOI),实质上没有使用单独的沟道终止就使NMOS得厚场阈值得到了提高。
图3-6基区推结后的晶片
发射区扩散
晶片再次涂光刻胶并用发射区掩模板刻出图形,然后再要形成NPN管发射区和要制作N型外延层或深N+扩散欧姆接触的区域刻蚀氧化层露出硅表面。
极高浓度的磷淀积形成发射区。
因为无需精确控制发射区掺杂,所以常用
作为扩散源。
短暂的推结确定了发射结结深,进而确定了NPN晶体管的基区宽度。
在发射区表面生长的氧化膜使之与后面生长的金属层绝缘,有的工艺在这个过程中采用干氧氧化法,但较短的氧化时间导致生成的薄氧化层容易被静电击穿。
或都可以采用湿氧氧化法生长较厚的具有更高击穿电压的氧化层,或用淀积工艺增加氧化层厚度。
图3-7为发射区推介后的晶片剖面图。
图3-7发射区推结后的晶片
接触
现在所有的扩散都已完成,接下来要形成金属连线和保护层。
余下工艺的第一步是对所选择的扩撒去形成接触。
在晶片表面再次涂光刻胶,使用接触掩模板光刻,露出硅表面。
这步工艺有时被称为OR接触,OR表示去除氧化物。
金属化
在整个晶片上蒸发或溅射一铝铜合金层,该金属体系中通常包含2%的硅以抑制发射区传统,包含0.5%的铜以改善电迁徙特性。
标准双极工艺为降低互连线阻抗和防止电迁徙发生会使用相对较厚的金属化层,通常至少为10kÅ
(1.0um)。
金属化后的晶片使用金属掩模板光刻,形成互连系统。
覆盖保护层
接下来,在整个晶片上淀积一层后的保护层(PO),可压缩的氮化物保护膜提供了优良的机械和化学保护。
有大的工艺在氮化层下面使用掺杂的磷硅玻璃层(PSG)或直接替代氮化层因为保护层在中等温度下淀积,所以铝金属将同时完成合金过程。
最后,涂光刻胶并用PO掩模板刻出图形。
用专用刻蚀剂在保护膜上开出窗口,露出金属层用于键合。
这就是制作过程的最后一步,晶片的制作至此完成。
图3-8显示了完成全部工艺的晶片(剖面图中不包含焊盘窗口)。
图3-8完成的标准双机晶片
3.2layout与设计
Layout工程师在进行projectlayout设计时,首先需要从DE那里获取最新schematic,此schematic需经过正式确认过的。
此schematic的提供者(owner)应该是projectleader。
一般情况下提供的schematic不会再作任何改动。
如一定要作改动,一定要经过正式确认批准。
因为看起来很小的schematic变动,都会对layout工作造成很大的影响。
另外,所提供的schematic上应该清楚地标注有对layout的基本要求。
一般情况下,标注的越详细越好,如有的要求太多,可以单独打印出来,再在上面作详细的说明。
DE在所提供的schematic上,要求以下几项基本要求一定要标识清楚:
(1)功能模块电路图应整理清晰,简洁易懂;
(2)顶层电路图应简洁易懂,方便floorplanning;
(3)有无电流密度的要求(可用不同粗细的线条表示,或标明电流的大小);
(4)是否有和PAD直接相连的device,注意关键器件的尺寸;
(5)需要match的device和功能块;
(6)有无饱和device;
(7)有无高压/低压器件区分;
(8)电阻和电容的类型,特别是电阻的类型,有无精度、最小宽度的要求;
(9)在重要或敏感的地方预留option。
3.3一些版图设计师应注意的地方
金属线
1.使用最底层金属作为晶体管级单元的电源线。
因为必须考虑到,如果使用高层金属作为电源线,那么就需要通过通孔和布局互连多边形来连接多边形来连接晶体管和电源,这样就会占用空间并且限制单元的空隙率。
因此,通常会使用工艺和设计所允许的最底层金属作为电源线。
2.避免在单元上开槽。
电源线上会通过大量的电流,因此,重要的是应确保一致的线宽对电源线进行布线,并且不在线上开槽,线上的任一开槽都可能是该处的电源线像熔丝一样,在强电流情况下电源线可能会断裂。
3.关于金属线的宽度问题,我们首先要从designrule中找到关于一条金属线能安全承受的最大电流,之后通过这一信息来确定金属线的宽度。
一条导线所能承受的电流(I)等于金属宽度(W)乘以电流常数(Ih),即I=W*Ih。
对称的版图设计规则
在许多模拟电路、射频电路或者灵敏的数字电路设计中,一个特殊设计的两个对半部分不仅在电气性能上相等,而且要求每个部分在工作性能上相同。
对称是模拟集成电路版图设计的重要技巧之一,包括器件对称、布局布线对称等。
随机的失配来自于尺寸、掺杂、氧化层厚度及其它影响器件值参数的微观波动,随机失配可通过选择合适的元件值和尺寸来减小。
系统失配源于工艺偏差、接触电阻、电流的不均匀流动、扩散相互影响、机械应力、温度梯度及许多其他原因,系统失配可通过版图设计技术来降低。
第4章基本器件
集成电路设计包括线路、版图、工艺方案和组装结构等方面的设计,其中又以版图设计最为关键,版图设计是集成电路设计中重要的环节,是把每个元件的电路表示转换成图形表示,与电路设计不同的是版图设计必须考虑具体的工艺实现。
版图是一组相互套合的图形,各层版图相应于不同的工艺步骤,每一层版图用不同的图案来表示。
根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图,实现IC设计的最终输出。
实现电路最终功能的图形的版图称之为器件,在本版图设计中常用到器件有SPNP管、LPNP管、NPN管、功率二极管、齐纳二极管、基区电阻、发射区电阻、外延夹阻等。
下面对这些器件的介绍。
4.1SPNP管
标准双极工艺由于没有P型隔离岛,因而不能制造隔离的纵向的PNP管。
非隔离的PNP晶体管(叫做衬底PNP管)可通过采用衬底作为集电区构成。
这种器件的集电极通常和芯片的衬底典韦相连,而衬底电位一般接地或接负供电端。
图4-1显示了典型的版图和这种器件的剖面图。
图4-1衬底PNP晶体管的版图和剖面图。
衬底作为集电区并与衬底接触相连
图4-2SPNP管版图
衬底PNP管的基区由N型隔离岛构成,发射区通过基区扩散制造。
集电极电流必须经衬底和隔离区流出。
因为所有隔离区和衬底是电互连的,所以集电极接触不必位于PNP衬底的旁边。
然而隔离区和衬底的电阻是相当大的,衬底接触孔置于晶体管邻近有利于抽取集电极电流并使衬底压降最小化(衬底去偏执),但这种最小化却有可能损害电路性能。
外延层得最终厚度与基区结深之差决定了衬底PNP管的基区宽度。
与纵向NPN管的例子相同,基区宽度不受光刻对准误差的影响。
因为NBL的存在将严重地降低β值,所以必须将其从衬底管中去除。
因此深N+扩散在衬底PNP管中毫无用处。
在集电极接触孔进行的发射区扩撒将确保表面掺杂浓度达到欧姆接触要求,同时还减薄了氧化层。
为优化NPN管,需计算标准双极工艺的外延层厚度和掺杂浓度,但衬底PNP管的性能也是相当好的。
采用发射区和基区扩散作为名称有时会引起误解,因为衬底PNP管的发射区是由基区扩散形成的。
4.2LPNP管
衬底PNP管因缺少隔离的集电区使其多样性受到限制。
另一种晶体管以牺牲器件性能换取隔离的集电极,称为横向PNP管(即LPNP)。
图4-3显示了一种最小尺寸的横向PNP管的典型版图和剖面图。
横向PNP管的集电区和发射区都由扩入N型隔离岛上的基区扩散形成。
与衬底PNP管相同,隔离岛作为晶体管的基区。
横向PNP管中的工作区出现在水平方向,从中心的发射区向周围的集电区运动。
分离的两个基区扩散决定了晶体管的基区宽度。
由于横向PNP管的发射区和集电区使同一次光刻形成的,因此称为自对准(self-align)。
由于对准误差不会出现在自对准扩散中,所以可精确控制横向PNP管的基区宽度。
由于横向扩散效应,晶体管的有效基区宽度小于版图绘制的基区宽度。
这种考虑要求绘制基区宽度要有一个最小值,即约为两倍的基区结深。
窄基区的横向PNP管具有低厄尔利电压和低穿通电压,因此常采用宽基区管。
图4-1横向PNP晶体管的版图和剖面图。
因为要包围发射区,所以该晶体管的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电流 电压 检测 电路 版图