微机线路保护 模板文档格式.docx
- 文档编号:21593663
- 上传时间:2023-01-31
- 格式:DOCX
- 页数:22
- 大小:527.96KB
微机线路保护 模板文档格式.docx
《微机线路保护 模板文档格式.docx》由会员分享,可在线阅读,更多相关《微机线路保护 模板文档格式.docx(22页珍藏版)》请在冰豆网上搜索。
图1
2、掌握ZB26微机线路保护设置了哪些保护,基本原理,掌握线路保护原理逻辑图。
三.实习内容
1.微机线路保护
(1).线路微机过负荷保护
(2).三段式电流保护保护
(3).微机反时限过流保护
(4).过电流保护与自动重合闸保护
2.微机线路硬件电路图设计
2.180c196kc单片机最小工作系统
80C196KC是CHMOS高性能16B单片机的一个新分支,内部EPROM/
ROM位16B,内部RAM为488B,有24B的专用寄存器。
80C196KC中采用“垂直窗口”结构,使得新增的256BRAM通过窗口映射同样可以作为通用寄存器来访问。
80C196KC可以采用16MHZ的晶振,内部时钟位2分频,一个状态周期只有125ns,其运行速度比12MHZ的80C196KB快33%,比12MHZ的8096BH快1倍。
其内部总线宽度总是16位的,最显著的特点是:
80C196KC的CPU中算术逻辑单元没有采用常规的累加器结构而是改用寄存器—寄存器结构。
CPU的操作直接面向512字节的寄存器,消除了一般CPU存在的累加器的瓶颈效应,大大提高了操作速度和数据吞吐能力,可为多个中断服务中的局部变量指定专门的寄存器免除中断服务中保护寄存器现场和回复寄存器现场所增加的软件开销并给程序设计带来方便它有一套执行速度更快,效率更高的指令系统,可对带符号和不带符号数进行操作,16位*16位指令的执行时间仅为1.4微妙。
最小电路是使单片机工作而所加的最少的外围设备,一般包括复位电路和晶振,80C196KC的最小电路如图2所示。
图2
2.2信号采集与检测电路设计
系统主要检测一次电压、一次电流、二次电压和二次电流四路模拟量。
采用电压和电流互感器分别对电压和电流进行检测,由于静电除尘电源二次电压输出很高,所以需经电阻分压,然后通过霍尔电压传感器进行检测,二次电流检测则采用回路串电阻的方式。
这四路检测型号经过信号调理电路,进入A/D转换器,对其进行A/D转换。
图3为一次电流信号调理电路,主要包括整流、比例放大和二阶有源滤波三部分。
图3
2.3多路转换和A/D转换
图4电路图包括了信号多路转换和A/D转换。
多路转换器的作用是利用多路转换开关将果然果然输入信号依次或随机地连接到A/D转换口上,实现多路共享。
通过80c196kc的I/O口来控制多路转换器的A、B、C引脚,可以控制要选择的信号。
A/D转换器则是将模拟信号转换成80c196kc可以进行处理的数字信号。
采用逐次逼近法的A/D转换器是由一个比较器、D/A转换器、缓冲寄存器及控制逻辑电路组成,基本原理是从高位到低位逐位试探比较,好像用天平称物体,从重到轻逐级增减砝码进行试探。
逐次逼近法转换过程是:
初始化时将逐次逼近寄存器各位清零;
转换开始时,先将逐次逼近寄存器最高位置1,送入D/A转换器,经D/A转换后生成的模拟量送入比较器,称为Vo,与送入比较器的待转换的模拟量Vi进行比较,若Vo<
Vi,该位1被保留,否则被清除。
然后再置逐次逼近寄存器次高位为1,将寄存器中新的数字量送D/A转换器,输出的Vo再与Vi比较,若Vo<
图4
2.4内部存储器扩展
80C196KC单片机内存有限,存储空间不够扩展后ROM,RAM最高都可扩展到64K。
通过M74hc373芯片和6264芯片可以实现单片机的数据存储器扩展
。
利用AT24C02芯片实现程序存储器的扩展。
具体原理接线如图5所示。
图5
2.5光电隔离电路
光电隔离电路可以将电磁干扰的外部接线回路限制在微机电路之外,实现两侧隔离。
光耦合器一般由三部分组成:
光的发射、光的接收及信号放大。
输入的电信号驱动发光二极管(LED),使之发出一定波长的光,被光探测器接收而产生光电流,再经过进一步放大后输出。
这就完成了电—光—电的转换,从而起到输入、输出、隔离的作用。
由于光耦合器输入输出间互相隔离,电信号传输具有单向性等特点,因而具有良好的电绝缘能力和抗干扰能力。
又由于光耦合器的输入端属于电流型工作的低阻元件,因而具有很强的共模抑制能力。
图6为光电隔离电路。
图6
2.6I/O口扩展
8255是Intel公司生产的可编程并行I/O接口芯片,有3个8位并行I/O口。
具有3个通道3种工作方式的可编程并行接口芯片(40引脚)。
其各口功能可由软件选择,使用灵活,通用性强。
8255可作为单片机与多种外设连接时的中间接口电路。
8255作为主机与外设的连接芯片,必须提供与主机相连的3个总线接口,即数据线、地址线、控制线接口。
同时必须具有与外设连接的接口A、B、C口。
由于8255可编程,所以必须具有逻辑控制部分,因而8255内部结构分为3个部分:
与CPU连接部分、与外设连接部分、控制部分。
图7
2.7键盘及显示
原理图中设计了人机接口部分,是计算机和人机交互设备之间的交接界面,通过接口可以实现计算机与外设之间的信息交换。
本系统的人机接口是通过并口通信。
通过键盘电路和显示电路可以实现人与计算机的信息交换。
键盘电路可以使人对系统的参数设置,简单方便。
通过显示电路可以实现系统中实时数据的显示,操作者可以轻松的了解系统的运行情况,对系统的实时状况进行监控,并作出正确的操做。
如图8所示
图8
3.微机阶段是电流保护实验
实验目的:
1.掌握阶段式电流保护的原理和整定计算方法。
2.熟悉阶段式电流保护的特点,理解各段保护间的配合关系。
3.通过实验观察、分析三段式电流保护各段的保护范围。
基本原理:
1.阶段式电流保护的构成
图9
无时限电流速断保护只能保护线路的一部分,带时限电流速断保护只能保护线路的全长,却不能作为下一级的后备保护,还必须采用过电流保护作为本线路和下端线路的后备保护。
由无时限电流速断,带时限电流速断与定时限电流速断保护相配合构成一整套的输电线路的阶段式电流保护,叫做三段式电流保护。
输电线路不一定都要装三段式电流保护,有时只装其中的两段就可以了。
例如线路-变压器组接线,无时限电流速断保护按保护全线路考虑后,可不装设带时限电流速断保护,只装设无时限电流速断保护和过电流保护装置。
又如在很短的线路上,装设无时限电流速断往往其保护区很短,甚至没有保护区,这时只需装设无时限电流速断和过电流保护装置,叫做过电流保护装置。
单侧电源供电线路上三段式电流保护装置各段的保护范围和时限特性如图9所示。
WL1线路保护的第Ⅰ为无时限电流速断保护。
第Ⅱ段为带时限电流速断保护。
第Ⅲ段为定时限电流速断保护。
当线路WL2故障时而WL2的保护拒动时,线路WL1的过电流保护动作跳闸,这种叫远后备保护。
线路WL1本身故障,其主保护速断与带时限速断拒动时,其过电流保护动作跳闸,这叫近后备保护。
实验步骤:
1.打开微机保护工作电源,投入电流保护Ⅰ段,电流保护Ⅱ段,电流保护Ⅲ段软压板。
修改微机保护定值:
电流Ⅰ段保护动作电流整定为1.28A,时限0S;
电流Ⅱ段保护动作电流整定为0.63A,时限1.5S;
电流Ⅲ段保护动作电流整定为0.3A,时限3.5S。
2.按图10,图11所示实验接线图进行接线。
运行方式为正常,调节三相自耦调压器将系统电势升至105v,合上断路器。
3.观察系统正常运行,并记录负荷电流,母线电压及各光字牌状态。
在BC段末端进行各种相间短路,注意保护哪一段动作。
退出电流保护Ⅲ段,重复步骤(3),会有什么现象。
记录故障电流,母线残压,光字牌状态机微机保护装置的历史记录。
图10
图11
4.在BC段中间及首段分别进行各种相间短路,注意是哪一段动作。
5.断开保护装置的跳闸压板,重复3,4两步,注意出现什么情况。
6.在AB段末端,首端和中间进行各种相间短路,注意哪一段保护动作。
7.退出电流保护Ⅰ段,模拟AB段线路严重故障时电流保护Ⅰ段拒动。
注意出现什么情况。
8.改变系统运行方式,在AB,BC段线路模拟各种相间短路,记录故障电流,母线残压,光字牌状态机微机保护装置的历史记录。
9.按正确顺序使微机保护装置和控制屏退出运行,结束实验。
总结:
掌握阶段式电流保护的原理和整定计算方法。
熟悉阶段式电流保护的特点,理解各段保护间的配合关系。
通过实验观察、分析三段式电流保护各段的保护范围
四实习心得
时间过得真快,一转眼间一周的实习时间就过了。
在这段时间里,我学到了很多在学校了学不到的东西,也认识到了自己很多的不足,感觉收益非浅,以下是我在实习期间的总结以及一些自己的心得体会。
同时增强了查资料的能力。
作为一名接触专业知识的大学生来说,如果在学习专业课之前直接就接触深奥的专业知识是不科学的,为此,学校带领我们进行了这次实习活动,让我们从实践中对这门自己即将从事的专业获得一个感性认识,为今后专业课的学习打下坚实的基础。
实践是大学生活的第二课堂,是知识常新和发展的源泉,是检验真理的试金石,也是大学生锻炼成长的有效途径。
一个人的知识和能力只有在实践中才能发挥作用,才能得到丰富、完善和发展。
大学生成长,就要勤于实践,将所学的理论知识与实践相结合一起,在实践中继续学习,不断总结,逐步完善,有所创新,并在实践中提高自己由知识、能力、智慧等因素融合成的综合素质和能力,为自己事业的成功打下良好的基础。
五:
参考文献
《电力系统综合实习指导书》田吉著
《继电保护原理》刘学军段慧达辛涛著
《电子系统实习教程》赵莹著
六:
附录1
附录2
8255芯片
(1)数据总线DB:
编号为D0~D7,用于8255与CPU传送8位数据。
(2)地址总线AB:
编号为A0~A1,用于选择A、B、C口与控制寄存器。
(3)控制总线CB:
片选信号、复位信号RST、写信号、读信号。
当CPU要对8255进行读、写操作时,必须先向8255发片选信号选中8255芯片,然后发读信号或写信号对8255进行读或写数据的操作。
RESET:
复位输入线,当该输入端处于高电平时,所有内部寄存器(包括控制寄存器)均被清除,所有I/O口均被置成输入方式。
CS:
芯片选择信号线,当这个输入引脚为低电平时,即/CS=0时,表示芯片被选中,允许8255与CPU进行通讯;
/CS=1时,8255无法与CPU做数据传输.
RD:
读信号线,当这个输入引脚为低跳变沿时,即/RD产生一个低脉冲且/CS=0时,允许8255通过数据总线向CPU发送数据或状态信息,即CPU从8255读取信息或数据。
WR:
写入信号,当这个输入引脚为低跳变沿时,即/WR产生一个低脉冲且/CS=0时,允许CPU将数据或控制字写入8255。
D0~D7:
三态双向数据总线,8255与CPU数据传送的通道,当CPU执行输入输出指令时,通过它实现8位数据的读/写操作,控制字和状态信息也通过数据总线传送。
8255具有3个相互独立的输入/输出通道端口,用+5V单电源供电,能在以下三种方式下工作。
方式0————基本输入输出方式;
方式1————选通输入/出方式;
方式2————双向选通输入/输出方式;
PA0~PA7:
端口A输入输出线,一个8位的数据输出锁存器/缓冲器,一个8位的数据输入锁存器。
工作于三种方式中的任何一种;
PB0~PB7:
端口B输入输出线,一个8位的I/O锁存器,一个8位的输入输出缓冲器。
不能工作于方式二;
PC0~PC7:
端口C输入输出线,一个8位的数据输出锁存器/缓冲器,一个8位的数据输入缓冲器。
端口C可以通过工作方式设定而分成2个4位的端口,每个4位的端口包含一个4位的锁存器,分别与端口A和端口B配合使用,可作为控制信号输出或状态信号输入端口。
'
不能工作于方式一或二。
A1,A0:
地址选择线,用来选择8255的PA口,PB口,PC口和控制寄存器.
当A1=0,A0=0时,PA口被选择;
当A1=0,A0=1时,PB口被选择;
当A1=1,A0=0时,PC口被选择;
当A1=1.A0=1时,控制寄存器被选择.
12864
管脚号
管脚名称
电平
管脚功能描述
1
VSS
0V
电源地
2
VCC
3.0+5V
电源正
3
V0
-
对比度(亮度)调整
4
RS(CS)
H/L
RS=“H”,表示DB7——DB0为显示数据
RS=“L”,表示DB7——DB0为显示指令数据
5
R/W(SID)
R/W=“H”,E=“H”,数据被读到DB7——DB0
R/W=“L”,E=“H→L”,DB7——DB0的数据被写到IR或DR
6
E(SCLK)
使能信号
7
DB0
三态数据线
8
DB1
9
DB2
10
DB3
11
DB4
12
DB5
13
DB6
14
DB7
15
PSB
H:
8位或4位并口方式,L:
串口方式(见注释1)
16
NC
空脚
17
/RESET
复位端,低电平有效(见注释2)
18
VOUT
LCD驱动电压输出端
19
A
VDD
背光源正端(+5V)(见注释3)
20
K
背光源负端(见注释3)
12864芯片
Intel27254的特性及引脚信号
Intel27254的容量为8KB,是28引脚双列直插式芯片,采用CMOS工艺制造
A12~A0(addressinputs):
地址线,可寻址8KB的存储空间。
DQ8~DQ1(databus):
数据线,双向,三态。
OE(outputenable):
读出允许信号,输入,低电平有效。
WE(writeenable):
写允许信号,输入,低电平有效。
CE1(chipenable):
片选信号1,输入,在读/写方式时为低电平。
CE2(chipenable):
片选信号2,输入,在读/写方式时为高电平。
VCC:
+5V工作电压。
GND:
信号地。
6264芯片
AT24C02
引脚图
管脚名称
功能
A0、A1、A2
器件地址选择
SDA
串行数据、地址
SCL
串行时钟
WP
写保护
VCC
+1.8V~6.0V
工作电压
VSS
地
AT24C02
AD574A
内部结构
引脚特性:
D0~D11:
12位数字量输出。
CE:
片选信号,高电平有效。
CS:
片选信号,低电平有效。
R/C:
数据读/启动信号。
R/C=1时,
读取转换结果;
R/C=0时,启动A/D转换。
12/8:
输出数据长度选择信号。
A0:
字节选择信号。
在=0状态下,
A0=0启动12位A/D转换,A0=1
动8位A/D转换。
在=1且=0状态下,
A0=0读高8位数据,A0=1读低4位数据。
STS:
AD574A的工作状态信号。
STS=1表示正处于转换状态;
STS=0表示转换完毕。
741373
D0~D7数据输入端
OE三态允许控制端(低电平有效)
LE锁存允许端
Q0~Q7输出端
373芯片
80C196KC
Vce:
主电源(5V).
Yss;
接地端,两个Vgg脚均须接地
CDE;
时钟检测使能,为高时使能时钟故障检阅电路,若XTAU额串低于指定的限
废,则REsET脚变低,
vREF:
A/D转换器的参考电压(5V),同时也为A/D转换器模拟部分和谈。
号口的电路
提供电源。
因而必须和A/D及。
号口相连.
ANGND:
A/D的参考地,一般情况下必须和V。
相同。
Vp?
:
从低功串电路返回的定时管脚,将该脚通过一个lPF的电容连到VMM。
通过一个1MQ
的电阻连到Ycc.若不使用该功能,可把Vpp连到VG。
.在8x9x—90系列部件中,该管脚是
VMM,也是缠程电压.
XTAU:
品抿反相器和内部时钟发生器的输入。
xTAL2:
晶抿反相al的输出.
C1JKOUT;
内部时钟发生器的输出.CLKOUT的额审是二分子’
占空因数.
RESET:
芯片的复位输入。
为复位芯片,该输入应保持为低至少4个状态时间.随
后的低。
高的转换与C1JKOUT重新同步,启动一个no个状态时间的序列,在该序列中,将清
除Pgw,从2018H单元读一个字节加载到CCR,跳转到2080H单元执行,正常情况下该输
入为高,REsET有一个内部上拉能力.
BUgwIDTH:
总线宽度选择输入.若CCR的位1是“1’,该脚为当前总线周期选择总
线霓度,BUswEDTH=1时,选择一个16位总线周期。
若BUSwIC丁H;
o别选择8位总线
周期,若CCR的位t是“o“,总线周期总是8位,在8×
9×
一90芯片中,该脚是TES了
四,对于TEST连到V。
的系统不需要改变.
NMI:
一个正跳变引起一个通过203B的向且:
NST:
在外部存摩器谈期间锗出高,指出这是一个取指令读,输出低指出是一个数据
读,IINST在整个总线周期有效,仅在外部存默器存取时滋活IHST.
6A存贮器选择输入(外部存取),EA=TTL——高指引起读芯片上RoM/EPROM的
2000H到3FFFH单元;
EA=T了L——低将引起读芯片外存贮器的这些单元.
ALE从DV:
地址钡存使能或地址有效验出,内CCR选择,两个选择提供一种锁存信号,
从地址/数据总线上分离出地址。
当管脚是ADV时.将在总线周期结束时变为高,可用ADV
作为外部存贮器的片选,仅在外部存贮al存定期间激活ALE/厕所.
RD:
输出到外部存橡al的谈信号,仅在外部存贮器读期间澈活RD.
wR/wRL;
外部存贮al的写或写低输出。
由CCR选择,对于每一个外部写wR都变低,而
wRL仅当外部写一个偶字节地址时才弯低。
仅在外部存贮器写期间激奋否Z/wRL.
BHE/wRH;
输出到外部存贮器的总线高使能或者写高信号,由CCR选择,丽=o
时选择到数据总线高字节的存贮al体。
Ao=o时选择连接到数据总线低字节的存贮器体这样.
一个16位宽度的存贮al存取可以是仅对低字哨(Ao=o,网=o),若选择叼更婴动能,
则当写一个奇存徽单元时该管脚变低.BH置/wRH信号仅当16位外部存徽al写周期时有效.
READY:
就绪输入信号,可延长外部存贮器周期,用于和记进或动态存贮器接口.或
者用于总线共享.若该管脚为高.则CPU操作以正常方式继续。
若该管脚在CLKoUT下降
沿前为低。
存徽器控制器将进入等待状态一直到下一次READY信号为高时,cLKoUT的正
路变。
当不使用外部存贮器时
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机线路保护 模板 微机 线路 保护