计算机体系结构考试题目及参考答案Word文档格式.docx
- 文档编号:21423740
- 上传时间:2023-01-30
- 格式:DOCX
- 页数:16
- 大小:695.62KB
计算机体系结构考试题目及参考答案Word文档格式.docx
《计算机体系结构考试题目及参考答案Word文档格式.docx》由会员分享,可在线阅读,更多相关《计算机体系结构考试题目及参考答案Word文档格式.docx(16页珍藏版)》请在冰豆网上搜索。
计算机指令系统,计算机组成,和计算机硬件(实现)计算机组成:
计算机系统中各个功能部件及连接的设计;
计算机实现:
包括逻辑设计,集成电路工艺,封装等。
三个不同的概念,具有层次关系
同一种体系结构定义下有多种组成方案,同一种组成方案下又有多种实现方法
在同一体系结构下,采用不同的计算机组成和实现,生产出一系列
性能不同而软件兼容的机器,满足不同用户需求一一系列机
1)程序局部性原理;
2)程序局部性原理在多级存储体系中的应用。
1)程序局部性原理包括时间局部性和空间局部性
时间局部性:
如果被访问过的存储器地址在较短时间内被再次访问,则程序具有良好的时间局部性。
在一定的时间内,重复访问同一个地址的次数越多,时间局部性越好。
空间局部性:
如果程序访问某个存储器地址后,又在较短时间内访问临近的存储器地址,则程序具有良好的空间局部性。
两次访问的地址越接近,空间局部性越好。
2)多级存储体系:
寄存器,cache,RAM,辅助存储。
由于容量越大,存储速度越慢;
速度越快,单位容量的价格越昂贵;
由于程序的局部性原理,只要将一部分运行的程序调入内存,把经常要用的放入cache来提高程序的运行速度,和节约成本。
4、简述提高存储器带宽的主要途径。
1)存储系统性能评价的关键指标,2)提高存储系统性能的基本途径。
1)(书P196-200)增加存储器宽度,多提交叉存储器,独立存储体。
关键指标是存储容量、访问时间、存储周期和价格。
2)
2.1.1提高存贮器性能的途径
单心_字长珂
'
见"
访问周期厂
」①加宽存贮字长度(Wt)今超长字存储方案
」②缩短平均访问周期〔帀I>今多模块交叉存储方案
」以不同速度、容量的存储器进行层次化组织(帀J)」即提高容量、带宽,又降低成本,属于高效率技术
5、超长字存储方案单缓冲结构图(读写)及工作原理简述。
(1)访问地址中的“行地址”与行地址寄存器比较;
(2)如果比较“=”,则用访问“行内地址”通过多路分配器/选择器对缓冲行的对应单元进行读/写,如果写入则设置修改标志位,操作
结束
(3)如果比较“工”,则先将行缓冲中的已修改数据写回存储体,即根据修改标志启动对应存储体,用关联行地址写入修改单元内容
(4)用访问“行地址”启动存储体(整体),读出访问行打入行缓冲,并清除全部修改标志位;
(5)如果读操作,则用访问“行内地址”通过多路分配器/选择器读出缓冲行的对应单元输出到数据总线,转(7)刷新行地址寄存器,结束
(6)如果写操作,则用访问“行内地址”通过多路分配器/选择器对缓冲行的对应单元写入总线数据,并设置修改标志位;
(7)用访问行地址刷新行地址寄存器,操作结束
&
超长字存储方案双缓冲结构图(读出)及工作原理简述。
7、简述虚拟存储器中的两级地址变换过程(要求附图说明)与地址变换的加速
,嗣
O4述
JHci•
33
方法。
誕ij>
2.3,1虚地址变换
首先是根据段号和当前进程的段表基地址〔段表基地址+段号〉
从存在±
存中的段表查表,荻得该段的页表基地址「从段号到页表基地址的第一级变换)
再用页号(页表基地址+页号)从页表中查出实页号,与页内地址拼装成完整的实地址(从页号到实页号的第二级娈换)
8、简述4路组相联Cache的工作机制,并画出(读出)逻辑结构图。
4路组相联Cache
■=)
(?
1療存贮器《构作为存je体)
1.从用组号=地址/组数得到组号
2.将该组的所有行标志(咼地址)与给出的标志比较
3.如果相等则通过选择器读出对应的要访问的地址内的数据送上数据总线,或通过分配器写入到对应的字节中去。
4.如果不相等,则从主存中读取数或直接写入内存,并更新该组中的某一行。
10、简述Cache的三种典型(映象)结构及其特点(附地址划分及引用图说明)。
书上说的很详细(P158),图也有
1.直接相联:
内存中的实地址只可以映射到cache中一个地址中去,如
(j=imodm):
2.全相联:
主存块可以映射到cache块位置的任意位置,
3.组相联:
主存块可以映射到cache中唯一组的任何一个位置。
11、简述实地址Cache在虚拟存储器中的工作过程及其加速过程。
s实地址Cache<用实
M—WSJMHI咖I
CHR?
W
9_实页号一►实地址一►访问主存,刷新匸担“疋
A地址两级变换—
I刷新TLBI
虚拟cache中存储的是虚拟地址,可以直接通过虚拟地址访问对应的存储
单元,免去了地址转换的时间。
过程:
1.通过虚地址访问cache,如果命中则获得数据完成操作
2.如果虚地址未命中,则启动TLB获得实地址查找主存并刷新cache
3.如果TLB未命中则通过两级变换获得实地址,从虚拟存储器中获取数据,将数
据写入王存,并刷新TLB和cache
13、简述影响流水线性能的主要因素,并举例说明流水线的阻塞情况以及提高流水线吞吐率的主要途径。
影响流水线性能的主要因素:
⑴指令长度不均一
假设一个基本的流水段周期等于存贮器的访问周期
如果一条指令的执行过程中,取指令IN占2个周期,取
操作数占2个周期,进入流水线后,下一条指令的执行就要在流水线入口处和流水线内部推迟执行
措施:
简化指令系统,使指令格式简单规格化、指令执行的各阶段的周期数统一
⑵流水段操作时间不均一
费、浪
流水线段细分和米取并行重叠结构
⑶转移相关
下一条指令的地址依赖于上一条指令(转移)的执行结果
尽早判断出分支转移是否成功,以及分支转移的PC值预测分支失败法,预测分支成功,延迟分支
⑷数据相关
数据相关指流水线中下一条指令的操作数依赖于上一条指令的
ID
tx
WR
84—A
Ji+I
IN
[D
JXDF
EX
INCA
Jl
Ji
/
敷»
相关形成的%割
tjCjUG
数据相关指流水线中下一条指令的操作数依赖于上一条指令的执行结果
假设寄存器A.C执行„
B+C-A
执行结果在流水段WR写回寄存器
INCA指令的执行段EX必须要等上一条指令将结果写入A后才能启动,否则它不能取得B+C的结果,而是对A寄存器中的旧值加■pIIh
缓解数据相关的对策
1.通过优化编译技术,调整执行次序使指令间不相关
2.通过硬件检测数据相关,采用内部前推技术将执行结果直送下一条指令的执行段
3>动态调整指令执行顺序
I^
UR
B+C—A
11+1
1\
n
h“bh*5
数据相关形成的气泡
执行结果
14、简述:
流水段细分的目的与流水段细分的类型,并举例说明
流水线细分的目的是消除指令执行长度不一的瓶颈,提高流水线的输出率和流水
线的效率。
类型有:
4、串行流水结构
细分功能段允许作串行多步处理,如乘除法运算
At
E细分
V
用细分
2.并行重叠结构
gfc水«
的物理结构
细分功能段非串行多步处理.如存贮访问
nr
Q1
Si
Sj2
s.
S|
2
——~4Sj
Q
15、简述指令流水线中寄存器变名的作用,并举例说明。
(-)寄存器变名
□设畫大量的操作数寄存器awm
OPR,削弱数据互锁.从而可打乱原始执行顾序
操作数寄存器OPR的内容是指令系统(逻辑可见)数据寄存器LDR在指令启动时刻的值内容
由TOPR数量〉>LDR数量,因而使得执行段中每条指令都可用LDR的副本OPR进行读/写
同一个LDR对不同的指令,在执行段中形成峯个M本.从而使一些相互关联的指令可以改变执行顺序
16、简述内部定向与动态执行技术。
指令在执行过程中,由于数据相关性影响,预留表结构引起的流水线内部功能冲突,转移相关,及目标地址预测不准确,降低了流水线执行的速度。
通过寄存器变名,和保留栈来乱序执行,消除互锁。
17、简述数据驱动机制及其在流水线中的应用。
数据驱动机制:
数据流机采用数据驱动方式工作,其工作原理与传统的冯?
诺依曼机根本不同:
它的指令不是在中央控制器的控制下顺序执行,而是在数据的可用性控制下并行执行。
可归纳为两点:
当指令所需的数据可用时,该指令才可执行(®
指令的执行不受其它控制条件的约束,只要它所需的操作数齐备并且可用时即可同时执行O2操作结果不受指令执行顺序的影响G3这是数据流机所特有的指令操作异步性和操作结果确定性)
(2)任何操作都是纯函数操作(O1在数据流计算机中没有变量概念,也不设置状态,在指令之间直接传送数据(传值)02因此,操作结果不产生副作用(sideeffect),不改变机器状态,从而具有纯函数的特点)在流水线中的应用:
(1)串行控制流模型(传统的冯?
诺依曼机中采用)
(2)并行控制流模型(并行多处理机系统中采用)
两者的根本区别在于:
程序的表示方法中对计算顺序的控制方法不同例如,要计算一算术表达式:
x=(a+b)*(a-c)
串行控制流模型
□并行控制流模型
采用換作FORX
(开始井行到指令】和JOIN
(联合XX指令)显式地表示并行性、并允许在同一时刻冇几个控制流同时活动
18、简述RISC处理器的技术优势。
1适应流水线处理和减少指令译码延迟:
需要简化指令格式和压缩指令条数,采用统一的指令格式
2RISC思想适合VLSI技术:
简化指令系统可以简化指令译码和控制器的结构,节省芯片面积,用于制作寄存器堆和在片Cache,减少处理机与主存之间的信息流量
3RISC设计技术中,十分重视指令流的统计分析和软硬件相结合的优化编译技术19、假设功能A通过一4段流水线S1、S2、S3、S4实现,流水线预留表如下所示,试设计一种单功能流水线控制器,避免发生流水线冲突。
T1
T2
T3
T4
T5
T6
T7
T8
S1
X
S2
S3
S4
一2)如果允许启动,
量相或修改其内容
U3)如果禁止启动,
n移位寄存器输岀“cr则允许启动请求,否则禁止启动新任务请求
则启动新任务,寄存器先移动一位,再与冲突向
(新旧任务约束叠加)
则启动请求保持(等待).寄存器输入移位
20、N叉树深度优先搜索机制与算法。
1)将根节点压入栈(初始化),比较与搜索目标是否相同,如果相同则结束
2)将栈顶节点作为新的父节点并出栈,如果栈空且父节点没有子节点则结束
3)如果父节点有子节点,将其子节点入栈,在入栈同时检测是否与目标相同,如果相同则查找结束
4)返回2)
21、N叉树广度优先搜索机制与算法。
1)将根节点压入队列,比较跟节点是否与目标相同,如果相同则结束
2)将队列第一个节点作为父节点并出队,如果队列为空且父节点没有自己点,则结束
3)将父节点的所有子节点压入队列,将入队节点与目标节点比较,如果相同,则结束
22、一般图的深度优先搜索机制与算法(路径搜索)。
1)将起始节点压入堆栈,将其前节点指针设置为自己,比较起始节点是否与目标相同,如果相同则结束
2)将栈顶节点作为父节点并出栈,如果栈为空,且没有前节点指针为空的节点,则结束,表示没找到
3)将父节点所前节点指针为空的相邻节点入栈,入栈时比较是否与目标节点相同,如果相同则结束,通过不断访问其前指针找到路径。
23、一般图的广度优先搜索机制与算法(路径搜索)。
1)将起始节点压入队列,将其前节点指针设置为自己,比较起始节点是否与目标相同,如果相同则结束
2)将队首节点作为父节点并出队,如果队列为空,且没有前节点指针为空的节点,则结束,表示没有找到
3)将父节点所前节点指针为空的相邻节点压入队列,入队时比较是否与目标节点相同,如果相同则结束,通过不断访问其前指针找到路径。
4)返回2)出师表
两汉:
诸葛亮
先帝创业未半而中道崩殂,今天下三分,益州疲弊,此诚危急存亡之秋也。
然侍卫之臣不懈于内,忠志之士忘身于外者,盖追先帝之殊遇,欲报之于陛下也。
诚宜开张圣听,以光先帝遗德,恢弘志士之气,不宜妄自菲薄,引喻失义,以塞忠谏之路也。
宫中府中,俱为一体;
陟罚臧否,不宜异同。
若有作奸犯科及为忠善者,宜付有司论其刑赏,以昭陛下平明之理;
不宜偏私,使内外异法也。
侍中、侍郎郭攸之、费祎、董允等,此皆良实,志虑忠纯,是以先帝简拔以遗陛下:
愚以为宫中之事,事无大小,悉以咨之,然后施行,必能裨补阙漏,有所广益。
能”是以众议举宠为督:
将军向宠,性行淑均,晓畅军事,试用于昔日,先帝称之曰愚以为营中之事,悉以咨之,必能使行阵和睦,优劣得所。
亲贤臣,远小人,此先汉所以兴隆也;
亲小人,远贤臣,此后汉所以倾颓也。
先帝在时,每与臣论此事,未尝不叹息痛恨于桓、灵也。
侍中、尚书、长史、参军,此悉贞良死节之臣,
愿陛下亲之、信之,则汉室之隆,可计日而待也g。
臣本布衣,躬耕于南阳,苟全性命于乱世,不求闻达于诸侯。
先帝不以臣卑鄙,猥自枉屈,三顾臣于草庐之中,咨臣以当世之事,由是感激,遂许先帝以驱驰。
后值倾覆,受任于败军之际,奉命于危难之间,尔来二十有一年矣。
先帝知臣谨慎,故临崩寄臣以大事也。
受命以来,夙夜忧叹,恐托付不效,以伤先帝之明;
故五月渡泸,深入不毛。
今南方已定,兵甲已足,当奖率三军,北定中原,庶竭驽钝,攘除奸凶,兴复汉室,还于旧都。
此臣所以报先帝而忠陛下之职分也。
至于斟酌损益,进尽忠言,则攸之、祎、允之任也。
愿陛下托臣以讨贼兴复之效,不效,则治臣之罪,以告先帝之灵。
若无兴德之言,则责攸之、祎、允等之慢,以彰其咎;
陛下亦宜自谋,以咨诹善道,察纳雅言,深追先帝遗诏。
臣不胜受恩感激。
今当远离,临表涕零,不知所言。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机体系结构 考试 题目 参考答案
![提示](https://static.bdocx.com/images/bang_tan.gif)