设计数字电子钟Word文档下载推荐.docx
- 文档编号:21308980
- 上传时间:2023-01-29
- 格式:DOCX
- 页数:8
- 大小:308.44KB
设计数字电子钟Word文档下载推荐.docx
《设计数字电子钟Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《设计数字电子钟Word文档下载推荐.docx(8页珍藏版)》请在冰豆网上搜索。
(1)训练综合运用所学《数字电子技术基础》课程的基础知识;
(2)熟悉集成电路的使用方法和各种芯片的功能,掌握数字钟的设计。
(3)学习和使用EWB仿真技术,独立完整的设计一定功能的电子电路,以及仿真的调试的能力。
二、简要说明
数字钟电路是一块独立构成的时钟集成电路专用芯片。
它集成了计数器、比较器、振荡器、译码器和驱动器等电路,能直接驱动显示时、分、秒、日、月,具有定时、报警等多种功能,被广泛应用于自动化控制、智能化仪表等领域。
数字电子钟的电路组成方框图如图1所示。
6
图1
数数字电子钟由石英晶体振荡器和分频器组成的秒脉冲发生器,校时电路,六十进制秒、分计数器及24进制计时器,以及秒、分、时的译码显示部分等组成。
三、设计要求
1.小组集中查找资料,讨论,确定设计方案;
2.根据选定方案确定实现设计要求的基本电路和扩展电路,画出电路原理图(或仿真电路图);
3.根据经济原则选择元器件及参数;
4..小组进行电路焊接、调试、测试电路性能,撰写整理设计说明书。
四、数字电子钟基本原理
1、秒脉冲发生器设计
石英晶体振荡器的作用是产生一个标准频率信号,然后再由分频器分成时间秒脉冲,振荡器振荡的进度与稳定度,决定计时器的精度和质量。
2、计数器设计
秒、分、时、日分别为60、60、24和7进制计数器。
秒、分均为六十进制,即显示00—59秒,它们的个位为十进制,十位为六进制。
时为二十四进制计数器,显示为00—23,个位仍为十进制,但当十进位计到2,而个位计到4时清零,就为二十四进制了。
这种计数器的设计可采用异步反馈置零法,先按二进制计数级联起来构成计数器,当计数状态达到所需的模值后,经门电路译码、反馈,产生“复位”脉冲将计数器清零,然后重新开始进行下一循环。
周的显示为“日、1、2、3、4、5、6”,所以设计成七进制计数器。
(1)、60进制计数
秒计数器由秒个位计数器JSl和秒十位计数器JS2组成。
JSl组成十进制计数,JS2组成六进制计数。
十进制计数用反馈归零法设计,用CD4510(四位十进制计数器)来设计。
六进制计数的反馈方法是当CP输入第六个脉冲时,输出状态“Q3Q2QlQ0=0110”,用与门将Q2Ql取出,送到计数器CR清零端,使计数器归零,从而实现六进制计数。
如果采用CD4516(四位二进制计数器)来设计60进制计数器,那么必须考虑个位十进制计数的清零,请同学们自己考虑。
(2)、24进制计数
当个位计数状态为“Q3Q2QlQ0=0100”十位计数状态为“Q3Q2QlQ0=0010”时,即24时,通过把个位Q2,十位Q1相与后的信号送到个位、十位清零端CR,使计数器复零,从而实现24进制计数。
(3)、7进制计数器。
一周为7天,可根据译码显示器状态表设计电路,根据60进制电路和24进制电路设计思路进行设计。
(4)、译码和显示电路
译码是把给定的代码进行翻译,变成相应的状态。
用来驱动LED七段码的译码器,常用的是CD4511(CC45l1),它是四位线七段码(带驱动)的中规模集成电路。
CD4511管脚图查有关资料。
(5)、校正电路
图2-6所示的校时电路由CMOS电路和四只开关(Kl—K4)组成,分别实现对日、时、分、秒的校准。
开关选择有“正常”和“校时”两挡。
校“日”、“时”、“分”的原理比较简单,当开关打在“校时”状态,秒脉冲时进入个位计数器,实现校对功能。
校“秒”时,送入2Hz(0.5s)信号,可方便快速校对。
图中与非门电路可采用CD401l实现。
图校正电路
五、数字电子钟工作原理
1.晶体振荡器电路
采用频率fs=32768Hz的石英晶体。
D1、D2是反相器,D1用于振荡,D2用于缓冲整形。
Rf为反馈电阻(10~100MΩ),反馈电阻的作用是为CMOS反相器提供偏置,使其工作在放大状态。
C1是频率微调电容,改变C1可对振荡器频率作微量调整,C1一般取5~35pF。
C2是温度特性校正用的电容,一般取20~405pF,电容C1、C2与晶体共同构成Ⅱ型网络,完成对振荡器频率的控制,并提供必要的1800相移。
最后输出fs=32768Hz
图振荡电路
2.分频器电路
将32768Hz脉冲信号输入到CD4060(内部结构如图4-4)组成的脉冲振荡的14位二进制计数器,所以从最后一级Q14输出的脉冲信号频率为:
32768/214=32768/16384=2Hz如图6。
再经过二次分频,得到1Hz的标准信号脉冲,即分频器电路图。
图CD4060内部结构
3.时间计数单元
秒信号经秒计数器、分计数器、时计数器之后,分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号,然后送至译码显示电路,以便实现用数字显示时、分、秒的要求。
“秒”和“分”计数器应为六十进制,而“时”计数器应为二十四进制。
采用10进制计数器74LS90来实现时间计数单元的计数功能,其为双2-5-10异步计数器,并且每一计数器均有异步清零端(高电平有效)。
1)“分”、“秒”六十进制计数器
选用两块74SL290采用异步清零的方法完成60进制。
以“秒”计数为例:
计秒时,将秒个位计数单元的QA与CPB(下降沿有效)相连,将74SL161连接成10进制计数器,CPA(下降沿有效)与1HZ秒输入信号相连,QD可作为向上的进位信号与十位计数单元的CPA相连。
秒十位计数单元为6进制计数器,需要进制转换。
将10进制计数器转换为6(0110)进制计数器,当十位计数器计到QDQCQBQA为0110时,同时对秒的个位和十位进行清0,另外QC可作为向上的进位信号与分个位的计数单元的CPA相连。
其具体连接图如图CPA相连。
其具体连接图如图
图六十进制计数器
4.译码显示
译码显示电路是将计数器输出的8421BCD码译成数码管显示所需要的高低电平,我们采用阴极七段数码管,引脚如图11。
其则译码电路就应选接与它配套的共阴极七段数码驱动器。
译码显示电路可采用CD4511BC-7段译码驱动器,其芯片引脚如图12。
译码器A、B、C、D与十进制计数器的四个输出端相连接,a、b、c、d、e、f、g.h即为驱动七段数码显示器的信号。
根据A、B、C、D所得的计数信号,数码管显示的相对应的字型。
其具体电路图如图。
图阴极七段数码管
芯片CD4511BC-7段译码驱动器引脚
图译码显示电路
5.调校电路
调校电路我们用三个单刀开关就可以实现。
当我们进行调校星期、时或分时,可以把2Hz的脉冲信号通过单刀开关引到星期、时或分的1CP端。
6.电源电路
本电路要求用220V的交流电供电。
而我们的数字钟电路需要的是3~18V的直流稳定电压,一般在5V左右。
这就要求我们设计一个直流稳压电源,使输入为220V的交流电,输出为5V左右的直流稳定电压。
220V的交流电网电压u1经过变压器变成整流电路要求的交流电压u2,其中整流电路是由四个二极管组成的桥式电路。
u2经过整流电路输出的恒定直流分量U=0.9U2,然后通过一个电容进行滤波。
虚线框内是三端固定式集成稳压器7806输出固定电压的典型电路图,电路中接入电容C2、C3用来实现频率补偿,防止稳压器产生高频自激振荡和抑制电路引入的高频干扰,C4是电解电容,以减小稳压电源输出端由输入电源引入的高频干扰。
D为保护二极管,当输入端短路时,给输出电容器C4一个放电通路,防止C4两端电压作用于调整管的be结,造成调整管be结击穿而损坏。
经过稳压后,可在1、2端我们可得到5.3V的稳定电压,1端送到译码电路作为电源。
2端送到其他电路作为电源。
其中电容C5作为停电时用的备用电源,经计算(室温T=25℃时,记时部分工作总平均电流为IDD(Typ)=0.24μA(CD4060为0.04μA,CD4013B为0.02μA,CD4518为4*0.04μA,CC4081为0.01μA,CC4073为0.01μA),且各芯片最低工作电压为3V,所以充电电容在没电的时候充当电源,供记时部分工作,它的电压变化范围
△U=5.3-3V=2.3V,则其储存电荷量Q=C*△U=2.3C,则停电可提供记时电路正常工作时间T=Q/IDD(Typ)=2.3C/(0.24*10-6μA)=9583333.333s≈2662.037h;
记时部分工作最大总电流为VDD(MAX)=26.5μA(CD4060为5μA,CD4013B为1μA,CD4518为4*5μA,CD4081为0.25μA,CC4073为0.25μA),则TMIN=Q/IDD(Typ)=2.3C/(26.5*10-6μA)=86792.453s≈24.109h。
)它最少可维持24小时。
停电时译码器断电,停止工作,数码管就停止显示,这样可减少电容C5的开支,使它能够维持24小时的供电。
如果在停电时想看时间,可以使开关S通路,连通2端,使2端为译码电路供电。
7.整点报时电路
如果在将到整点时,我们要使在离整点差10秒时,每隔1秒钟鸣一次,每次持续时间为1秒,即当时间达到xx时59分50秒时蜂鸣器开始响第一次,并持续一秒钟,然后停鸣一秒,这样响五次。
在59分50秒到59分59秒之间,只有秒的个位计数,分的十位QDQCQBQA输出0101,个位QDQCQBQA输出1001,秒的十位QDQCQBQA输出0101均不变,而秒的个位QA计数过程中输出在0和1之间转。
所以可以利用与非门的相与功能,把分十位的QC、QA,分个位的QD、QA,秒十位的QC、QA和秒个位的QA相“与非”作为控制信号控制与非门的开断,从而控制蜂鸣器的响和停。
如图
图整点报时电路
六、数字钟设计电路图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 设计 数字 电子钟