基于FPGA的数据采集系统设计精品文档格式.docx
- 文档编号:21300554
- 上传时间:2023-01-29
- 格式:DOCX
- 页数:38
- 大小:3.39MB
基于FPGA的数据采集系统设计精品文档格式.docx
《基于FPGA的数据采集系统设计精品文档格式.docx》由会员分享,可在线阅读,更多相关《基于FPGA的数据采集系统设计精品文档格式.docx(38页珍藏版)》请在冰豆网上搜索。
信息采集系统在确定了信息的采集原理和测量方法之后,就需要设计和组成信息采集的测量系统。
根据系统中所要处理不同类型的信号,信息采集测量系统可分为数字式和模拟式两种不同数据的测量系统。
随着现代数字技术的发展,越来越多的信息采集系统采用数字式的采集系统,因此把信息采集称作数据采集。
随着科学技术的迅猛发展,特别是在雷达、声纳、瞬态信号测量等一些高速、高精度的信息测量中,更需要进行一些列的高速数据采集。
当前,数据采集系统在高速A/D、D/A模数转换器件发展的带动下,数据信息的采集带宽正在稳步提高。
随着计算机技术的高速发展,人们利用现代数字信号处理技术来进行高速、大量地处理信息有了非常有效的手段,而数据采集技术在其中起着非常关键的作用。
现场可编程门阵列(FPGA)的出现是超大规模集成电路技术和计算机辅助设计技术发展的共同结果,是现在电子设计领域中最具活力和发展前途的一项技术,它的硬件描述语言具有可修改性,高集成性,高速低功耗,开发周期短的优点,硬件和软件的并行性,决定了FPGA崛起的必然趋势。
现场可编程门阵列FPGA器件是Xilinx公司1985年首家推出的,一种新型的高密度PLD,采用CMOS、SRAM工艺制作,它内部由许多独立的可编程逻辑模块(CLB)组成,逻辑块之间可以灵活的相互连接。
CLB的功能很强,不仅能够实现逻辑函数,还可配置成RAM等复杂的形式。
配置数据存放在片内的SRAM或者熔丝图上,基于SRAM的FPGA器件工作前需要从芯片外部加载配置数据。
配置数据可以存储在片外的EPROM或者计算机上,设计人员可以控制加载过程,在现场修改器件的逻辑功能。
多数的数据采集系统往往采用DSP(数字信号处理器)或单片机作为控制器,控制存储器、模数转换器和其他外围电路的工作。
单片机自身指令周期和处理速度的限制,使其难以满足多通道高速数据采集系统的要求,虽然DSP可以实现较高速度的数据采集,但在提高速度的同时,系统的成本也增加了;
而且单片机和DSP的各种功能的实现要依赖于软件的运行,较低的执行速度和工作效率,软件运行时间在整个采样时间内占据的比例很大,这是它们的主要缺点。
FPGA(现场可编程门阵列)在高速数据采集方面有单片机和DSP无法比拟的优势,FPGA具有时钟频率高,内部延时小,速度快,效率高,组成形式灵活及全部控制逻辑由硬件完成等特点。
因此,本文将FPGA作为核心控制器件,实现了数据采集的功能。
1.2国内外的研究现状国外方面,随着微电子技术、计算机技术、测控技术和数字通信技术的发展,目前国外数据采集技术有了很大发展。
从近来国外公司展示的新产品可以看出主要的发展可以概括为功能多样,体积减小和使用方便等三个方面。
国外在研制和使用数据采集系统方面发展迅速,基于MedWin技术的数据采集器也发展较深,在体积和性能具有很大优势的采集器多以FPGA为平台,但价格相对来说就不具有竞争力。
成本较低的数据采集系统多以单片机为主芯片,但是在性能和速度方面就不具有优势。
目前国外的数据采集方面的研究主要着重于传感器,高精度、高速度的传感器层出不穷而且在价格上有了很大进步。
比如美国FLUKE公司的2005年生产262XA系列数据采集器是一种小型、便携、操作简单、使用灵活的数据采集器,它可以单独使用,也可以和计算机连接使用,它具有多种测量功能,多种数据存储方式和多种控制方式。
262XA共有21路模拟输入通道,可直接测量电压、电流、温度、频率等,并且它还有许多其他功能。
美国恩泰克科学公司前不久推出一种新一代的数据采集器Edl,该仪器技术先进、功能齐全,并可以与恩泰克PM软件DOS版及EFM窗口版的多种软件完全配置使用。
美国尼高力仪器技术公司08年生产的2700型数据采集器,完美地将数据记录仪、程控开关与数字表的优势集于一身,是一款高精度、多功能、使用方便的多路数据采集器。
同年惠普公司生产的HP34970A型数据采集器具有6/12位分辨率,0.004基本直流精确度和高达250通道/秒的扫描率,非易失性存储器可保存多达50000个带有时间标记的读数,可测包括直流电压、交流电压等等数据。
恩泰克LogBook/300现场独立的智能数据采集器是一种独立的数据采集系统,它可采集大量来自各种各样传感器的静态和动态的信号。
虽然这些数据采集器的功能无比强大,但是成本都较昂贵。
国内方面,国内数据采集器与目前国外数据采集器相比,在技术上仍然存在着一定的差距,主要表现在:
由于受国内振动等传感器水平的限制,分析频率范围不宽,在工业方面给一些低速的机器或轴承的诊断等带来了一定的困难;
由于数据采集器的内存不大,数据采集器本身的信号处理功能不强,在现场只能做一些简单诊断,精密诊断需要离线到计算机上去做,现场精密诊断功能较弱;
设备的软件水平,仍在设备维修管理和基本频谱分析上徘徊,机器故障诊断专家系统还需完善,软件人机界面有待改进;
设备的性能与成本的协调还缺乏一定的优势。
近年来,发达国家在研制和使用数据采集系统方面发展较为迅速,仪器的性能先进,使用范围广,且耐用可靠,但价格较为昂贵,在测量功能、测量通道和数据齐全等方面存在不同程度的缺陷。
例如北京凯文斯系统集成有限责任公司E16系列EPP并口宽动态范围的高精度数据采集器,数据通道最大可以达到16个,采样最高频率决定于微机的CPU及处理速度,一般为60-80KHz。
北京测振仪器厂2007年研制的Hz-9609数据采集器振动分析仪,它采用中文显示,直观醒目,操作简单方便;
采用先进的电脑技术,工作可靠;
采用高性能电池,体积小,重量轻,便于现场使用,采用频谱分析技术和故障诊断技术,是进行数据采集、完成设备状态分析和故障诊断的得力助手。
它可以与微机通讯,建立设备状态数据库,可测量振动信号的加速度、速度和位移,还可测量电压信号和转速信号,采样频率为1Hz-10KHz。
在经过对国内外现有的数据采集行业产品的性能、价格和功能了解,其大概情况是,国外的数据采集器的精度高,速度快,功能强大,但是价格比较昂贵,并且一般来说体积都比较大,操作也复杂,可重复编程能力比较弱,而国内的采集器价格便宜,在性能上还有上升的空间,所以在我国现有的基础上,融合更为先进的技术、工艺,制造出性价比更高,可再编程能力高,小巧而又实用的的测量仪器不失为仪器开发领域的一个热点。
1.3设计的内容与论文结构1.3.1设计的内容系统设计内容包括使用VHDL语言编写时钟模块程序、A/D转换程序、显示程序、串口通信程序。
设计系统所需的A/D芯片,时钟源,显示设备和通信接口器件已全部集成到EDA实验箱,所以硬件电路的设计只包含输入电路。
使用Labview软件设计数据采集的界面,将采集到的电压以曲线和数据表的形式显示到前面板。
1.3.2论文结构第一章绪论,介绍设计的背景,研究的现状和意义。
第二章主要是系统的整体框架设计。
第三章介绍了系统的硬件设计,FPGA,数据采集电路,串口通信电路。
第四章介绍系统的软件设计,包括时钟产生及分频程序,A/D转换程序,通信程序,LED显示程序。
第五章仿真与调试,FPGA的时序及功能仿真,系统整体测试。
第六章系统的实现,分析采样结果。
2系统框架设计2.1设计方案2.1.1计算机端软件选择方案一:
采用VB、VC设计软件界面。
VB在界面设计、文件操作、多媒体应用、数据访问、Internet应用等方面都提供了强大的工具,集成化开发环境和软件调试环境方便,具有易学、易用、功能强大等优点。
然而,对于虚拟仪器开发而言,VB在数据处理和图形显示方面却远远不如Labview。
在使用VB开发工业测量与控制系统应用软件时,常常要对被测信号进行实时采集、显示,以及实时处理等,而在这方面VB并不擅长。
VC是一种通用且功能强大的编辑语言,现已成为主流开发平台。
由于其自带的界面控件不是十分丰富,在许多测控软件要求用户界面具有和真实仪器相似外观的情况下,用VC实现常需要成千上万条代码,也常会产生效率太低的情况。
方案二:
采用Labview软件完成界面的设计。
Labview的前面板包括旋钮、刻度盘、开关、图表和其他界面工具,允许用户通过键盘或鼠标获取数据并显示结果。
Labview具有模块化特性,有利于程序的可重用性。
Labview将软件的界面设计和功能设计独立开来,修改人机界面无需对整个程序进行调整,Labview是利用数据流框图接受指令,使程序简单明了,充分发挥了图形化编程环境的优点。
这就大大缩短了虚拟仪器的开发周期、消除了虚拟仪器编程的复杂过程。
而VB、VC需利用组件技术实现软面板的设计,这使程序设计变得非常麻烦。
Labview作为开发环境具有的优点:
(1)图形编程化,降低了对使用者编程经验的要求;
(2)采用面向对象的方法和概念,有利于软件的开发和再利用;
(3)对象、框图及其构成的虚拟仪器在Windows,WindowsNT、UNIX等多平台之间和各种PC机及工作站间兼容,便于软件移植;
(4)支持多种标准总线设备及数据采集卡,如串行接口、GPIB、VXI等;
(5)具有丰富的库函数;
(6)具有比较完备的代码接口,可调用Windows中的动态链接库(DLL)中的函数以及C语言程序,以弥补自身的某些不足;
(7)直接支持动态数据交换(DDE)、对象联接与嵌入(OLE)、结构化查询语言(SQL)、便于与其他Windows应用程序和数据库应用程序接口;
(8)为加强Labview的功能,适应各种工业应用的需要,NI公司又开发了一系列与Labview配合使用的软件包,如自动测试工具、可连接25种数据库的SQL工具、SPC分析函数工具、信号处理套件、PID控制工具、图形控制工具等。
因此,方案一与方案二对比之后,不难发现,Labview在数据处理和图形显示方面的优势,在数据采集系统设计中选择Labview实现界面显示功能。
2.1.2系统开发软件选择方案一:
采用Quartus软件实现系统的开发。
该软件界面友好,使用便捷,功能强大,是一个完全集成化的可编程逻辑设计环境,是先进的EDA工具软件。
该软件具有开放性、与结构无关、多平台、完全集成化、丰富的设计库、模块化工具等优点,支持原理图、VHDL、VerilogHDL以及AHDL(ALTERAHardwareDescriptionLanguage)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD设计流程。
它支持IP核,包含了LPM宏功能模块库,用户可以充分利用成熟的模块,简化了设计的复杂性、加快了设计速度。
Quartus软件提供了完善的用户图形界面设计方式。
具有运行速度快,界面统一,功能集中,易学易用等优点。
支持Altera的片上可编程系统(SOPC)开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开发平台。
采用Max+plus软件开发系统。
Max+plus是Altera公司提供的FPGA/CPLD开发集成环境,Altera是世界上最大可编程逻辑器件的供应商之一。
Max+plus界面友好,使用便捷,被誉为业界最易用易学的EDA软件。
在Max+plus上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程,它提供了一种与结构无关的设计环境,是设计者能方便地进行设计输入、快速处理和器件编程。
Max+plus的设计输入、处理与校验功能全部集成在统一的开发环境下,这样可以加快动态调试、缩短开发周期。
Max+plus提供丰富的库单元供设计者调用,其中包括74系列的全部器件和多种特殊的逻辑功能(Macro-Function)以及新型的参数化的兆功能(Mage-Function)。
设计人员可以从各种设计输入、处理和校验选项中进行选择从而使设计环境用户化。
Max+plus软件支持各种HDL设计输入选项,包括VHDL、VerilogHDL和Altera自己的硬件描述语言AHDL。
Max+plus支持Cadence,Exemplarlogic,MentorGraphics,Synplicty,Viewlogic和其它公司所提供的EDA工具接口。
然而,Max+plus系统的核心Complier仅仅支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可编程逻辑器件,提供了世界上唯一真正与结构无关的可编程逻辑设计环境。
虽然Max+plus具有上述优点,但是MAX+PLUS不支持系统设计采用的是ALTERA公司Cyclone系列芯片。
因此,本系统选择方案一,即利用Quartus软件实现系统设计。
2.2系统硬件结构系统由FPGA控制模块、模数转换电路、外围电路、通信模块、显示模块及PC机构成。
图2.1系统整体结构图FPGA控制模块是整个数据采集系统的核心部分,控制A/D芯片将输入的电压信号转换成数字量,FPGA接收到数字量经过处理后送给LED和数码管显示。
FPGA将接收到的数据通过通信模块发送给上位机。
模数转换电路配合外围电路完成对模拟电压信号的转换,外围电路主要利用地址信号选择要采样的通道数,地址信号被同时送进多路模拟开关和译码器。
2.3系统软件结构程序开始以后,系统时钟被分频输入通信和A/D转换模块,A/D转换的结果送给显示程序模块,显示程序再将转换的二进制数输入到通信模块。
程序的主流程图如图2.2所示。
图2.2程序的主流程图3系统的硬件设计3.1数据采集电路3.1.1CycloneII系列芯片Altera公司2004年推出了新款CycloneII系列FPGA器件。
CycloneIIFPGA的成本比第一代Cyclone器件低30%,逻辑容量大了三倍多,可满足低成本大批量应用需求。
随着低复杂度FPGA器件成本的不断下降,具有灵活性和及时面市优势的FPGA与ASIC相比更有竞争性,在数字消费市场上的应用也急剧增加。
第一代Cyclone系列迄今发售了3百多万片,在全球拥有3,000多位客户,对大批量低成本数字消费市场有着巨大的影响,该市场消纳了三分之一的器件。
根据GartnerDataquest调查,在2004年仅消费电子市场对FPGA需求就将达到3亿9千万美元,2008年,增加到11亿6千万美元,年复合增长率(CAGR)为31.9%。
同时,CycloneII器件系列也在电信、计算机外设、工业和汽车市场上获得了巨大的进步。
CycloneII器件包含了许多新的特性,如嵌入存储器、嵌入乘法器、PLL和低成本的封装,这些都为诸如视频显示、数字电视(DTV)、机顶盒(STB)、DVD播放器、DSL调制解调器、家用网关和中低端路由器等批量应用进行了优化。
CycloneII器件采用TSMC90nm低K绝缘材料工艺技术,这种技术结合Altera低成本的设计方式,使之能够在更低的成本下制造出更大容量的器件。
这种新的器件比第一代Cyclone产品具有两倍多的I/O引脚,且对可编程逻辑,存储块和其它特性进行了最优的组合,具有许多新的增强特性。
Altera最近推出的NiosII系列软核处理器支持CycloneIIFPGA系列。
NiosII系列软核处理器占用的逻辑仅需0.35美元,可以设计到CycloneII器件中。
在CycloneIIFPGA中实现NiosII的设计除了大幅度降低实现成本之外,还具100DMIP的性能,大约比Cyclone器件和Nios处理器提升了100%。
设计者使用NiosII处理器,能够在任何一个CycloneII器件上构建完整的可编程系统芯片(SOPC),是中低规模ASIC的新的替代方案。
Altera为配置CycloneIIFPGA提供了低成本的串行配置器件。
这些串行配置器件定价为批量应用,成本是相应CycloneIIFPGA的10%。
四个串行配置器件(1Mbit,4Mbit,16Mbit和64Mbit)提供了节省空间的8脚和16脚SOIC封装。
器件中任何不用于配置的存储器可用于一般存储,进一步增强其价值。
Altera也为CycloneII器件客户提供了40多个可定制IP核,Altera和AlteraMegafunction伙伴计划(AMPPSM)合作者提供的不同的IP核是专为CycloneII架构优化的,包括:
NiosII嵌入式处理器;
DDR、SDRAM控制器;
FFT/IFFT;
PCI编译器;
FIR编译器;
NCO编译器;
POS-PHY编译器;
ReedSolomon编译器;
Viterbi编译器等等。
3.1.2输入电路输入电路由多路开关和电位器组成,电位器调节多路开关的输出电压,使其在0到3.3V之间变化。
电位器的两端分别接GND和VCC,中间的引脚接多路开关的输入通道,当电位器调节到最小电阻时,输入到CD4051的通道电压最大;
当电位器调节至最大电阻时,输入到CD4051的通道电压最小。
输入电路的原理图如图3.1所示。
图3.1输入电路原理图3.1.3ADS7822ADS7822是美国BB(TI)公司推出的一种高性能12位A/D转换器,ADS7822的引脚排列如图3.2所示。
它具有如下特点:
(1)采样频率可达75kHz;
(2)单电源供电,可以在2.05.0V电源电压下工作;
(3)微功耗:
采样速率为75kHz时为0.54mW;
7.5kHz时为0.06mW;
(4)体积小;
(5)模拟信号可单端或差分输入。
图3.2ADS7822引脚排列图Vref:
参考电压输入端。
+In:
模拟信号输入同相端。
-In:
模拟信号输入反相端,与地或远端传感信号参考点相连。
GND:
电源地。
CS/SHDN:
片选端,低电平时片选有效;
高电平时芯片工作在掉电模式。
Dout:
串行数据输出端。
串行输出数据由12位组成。
转换时,数据在DCLOCK的下降沿有效,在CS下降沿后的第二个时钟脉冲允许串行数据输出,经一个无效位后输出的是12位有效数据。
DCLOCK:
数据时钟端。
它是典型的逐次逼近型A/D转换器。
当CS变为低电平时,开始一次A/D转换。
来自输入端的差分信号经采样保持并送转换电容阵列比较后将其结果送入逐次逼近寄存器。
工作时需外部提供参考电压Vref和电源+VCC。
ADS7822的内部结构如图3.3所示。
图3.3ADS7822的内部结构它是典型的逐次逼近型A/D转换器。
芯片采用三线制串行接口与微控制器相连。
当前转换结果在DCLOCK的同步下由Dout端逐位的输出,每个数据位在DCLOCK的下降沿被传输,转换时序如图3.4所示。
图3.4ADS7822转换时序图具体转换过程如下:
CS的下降沿启动一次转换和数据传输,转换周期的1.52.0个时钟用来采样模拟
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 数据 采集 系统 设计 精品
![提示](https://static.bdocx.com/images/bang_tan.gif)