组成原理复习资料Word文档格式.docx
- 文档编号:21253643
- 上传时间:2023-01-28
- 格式:DOCX
- 页数:6
- 大小:20.53KB
组成原理复习资料Word文档格式.docx
《组成原理复习资料Word文档格式.docx》由会员分享,可在线阅读,更多相关《组成原理复习资料Word文档格式.docx(6页珍藏版)》请在冰豆网上搜索。
符号阶码尾数-->
1823位
4.E全0,M全0-->
零;
E全1,M全0-->
无穷大
5.原码、反码、补码、移码与真值的转换
6.原码(+/-0)做乘除,补码做加减,移码做比较,反码(+/-0)
7.见到正数直接运算,不要再求反码、补码之类的
8.移码:
先做补码,再将符号位取反,用于浮点数的阶码
9.校验码:
奇校验-->
保证有奇数个1,偶校验-->
保证有偶数个1
10.溢出:
正+正、负+负才会溢出
11.变形补码,用双符号位来判断是否溢出
12.定点数乘除法,符号位单独考虑,均看做是正数在做运算。
算完后加上符号位即可
13.浮点数加减法:
①0操作数检查②对阶③尾数相加减④规格化
14.对阶操作规定:
尾数右移后,阶码增加。
大阶向小阶看齐
第三章
1.存储器的分类:
按存储介质分①半导体器件②磁性材料;
按照存取方式分①随机存储器②顺序存储器
2.存储器的分级:
cache-主存-辅存
3.Cache快速存取,尽量和cpu速度相匹配,外存主要需要大容量,主存需要选取适当的存储容量和存取周期
4.存储单元:
字存储单元,一个机器字(32,64,128位);
字节存储单元,8位
5.存储位元:
存一位,如0或1,多个存储位元构成存储单元
6.存储容量:
一个存储器中容纳的存储单元数。
7.存取时间:
第一次读操作到该操作完成的时间
8.存储周期:
连续启动两次读操作需要的最小时间,略大于存取时间
9.RAM分为:
SRAM(存取速度快,双级型作cache),DRAM(容量大,作内存),SDRAM成为同步型动态存储器
10.SRAM与DRAM区别:
DARM需要刷新,DRAM存储量大
11.刷新周期:
因为DARM需要定时刷新,刷新方法有集中式刷新和分散式刷新。
12.ROM(只读存储器)分为ROM(一次可编程),DROM,EPROM,E²
PROM(FLASH)ROM的原始数据必须在工作前就写入
13.位扩展,数据位扩展;
字扩展,地址字扩展
14.EPOM光擦除可编程E²
PROM电擦除可编程
15.FLASH存储器的基本操作:
编程操作,读取操作,擦除操作。
编程操作:
所有存储元初始值均为‘1’,编程时在需要的地方写0
16.并行存储器:
双端口存储器(空间并行技术),多体交叉存储器(时间并行技术)
17.双端口存储器有两套一样的输入输出模块,用BUSY来防止发生冲突
18.多模块交叉存储器:
顺序方式,交叉方式。
19.顺序方式中,某个模块进行读取的时候,其他模块不工作。
优点:
一个模块出故障了,其他模块都可照常工作。
缺点:
各模块串行工作,存储器带宽受到限制。
20.交叉方式的存储器可以实现多模块流水式并行存取,大大提高存储器带宽。
21.Cache基本原理(重点)cache是一种高速缓冲存储器,解决CPU和主存直接速度不匹配的问题。
原理:
空间局部性,时间局部性(程序局部性原理)
22.Cache是基于主存和CPU之间的“小容量”存储器,速度比主存快
23.从功能上看,cache是主存的缓冲存储器,由高速SRAM组成
24.包括管理在内的全部功能由硬件实现,对程序员透明
25.与Cache有关的概念①地址映射②命中③替换④写一致
26.CPU与cache间交换数据是以“字”为单位,cache与主存交换数据是以“块”为单位。
27.所有对存储器的访问中,由cache满足CPU需要的部分应该占很高比例,即cache的命中率应该接近于1.
28.系统存取=cache存取+主存存取
29.主存与cache的地址映射有①全相联②直接方式③组相联
30.全相联优点:
全部标记用一个相联存储器实现,全部数据只需要一个普通的RAM。
比较难于设计和实现,只适合小容量cache
31.直接映射:
硬件简单,成本低。
容易发生冲突,时候大容量cache
32.组相连映射:
全相联与直接映射优缺点正好相反。
从存放位置的灵活性来说:
全相联为优;
从电路简单性和硬件成本来说:
直接映射较好。
而组相联是前二者的折中方案。
33.Cache的替换策略有①最不经常使用(LFU)算法②近期最少使用(LRU)算法-->
最好的方法③随机替换-->
最简单
34.Cache写操作策略①写回法:
CPU对cache命中时,是修改cache内容,不立刻写入主存,当此行要被换出cache时才写回主存。
换出时看修改位是否是1,如何是1则写回去,如果不是就舍弃它。
②全写法:
当CPU写cache命中时,cache和主存同时修改,当不命中时直接向主存写入。
无需修改位,cache和主存同步,缺点:
使得cache对CPU向主存的写操作无高速缓冲功能。
③写一次法:
第一次命中时要同时写入主存,之后用写回法
35.再定位:
用户编写程序时使用的地址为“虚地址”或“逻辑地址”,其对应的存储空间为“虚存空间”或者“逻辑空间”;
计算机访问的是“实地址”或“主存空间”。
逻辑地址到实际地址的转换称为再定位
36.cache与虚存的相同点:
(1)出发点相同:
二者都为提高性能而生。
(2)原理相同:
都利用了程序的局部性原理。
不同点:
(1)侧重点不同:
cache解决cpu和主存速度差异,虚存是提高主存存储容量
(2)数据通路不同:
cpu和主存和cache均有数据通路,cache不命中可以直接访问主存;
而虚存和cpu间没有数据通路,所以主存不命中的时候,只能通过调页解决,cpu最终还是访问的主存空间。
(3)透明性不同:
cache是全硬件完成,对用户和程序员是透明的。
虚存需要软件(操作系统)和硬件完成(4)命中率损失不同:
主存没命中的时候系统性能损失要远大于cache没命中的情况。
37.虚拟机制要解决的问题①调度问题②地址映射问题③替换问题④更新问题
38.页式、段式、段页式虚拟存储器
第四章
1.指令系统:
一台计算机中所有机器指令的集合
2.指令系统的性能要求:
①完备性②有效性③规整性④兼容性
3.指令类型(二地址指令格式):
①存储器-存储器(SS)型指令-->
访问内存的指令格式②寄存器-寄存器(RR)型指令-->
仅访问寄存器③寄存器-存储器(RS)型-->
要访问内存单元,又要访问寄存器
4.指令字长度:
一个指令字中包含二进制代码的位数
5.机器字长:
计算机能直接处理的二进制数据的位数
6.单字长指令:
指令长度=机器字长
7.半字长指令:
指令长度=机器字长/2
8.双字长指令:
指令长度=2*机器字长
9.RISC指令系统的最大特点是:
①选取使用频率最高的一些简单指令,指令条数少②指令长度固定,指令格式种类少,寻址方式少③只有取数/存数指令访问存储器,其余指令的操作都在寄存器间进行
第五章
1.CPU的基本功能:
指令控制,操作控制,时间控制,数据加工
2.CPU的基本组成:
CPU=运算器+控制器+cache
3.控制器的组成:
程序计数器(PC)、指令寄存器(IR)-->
保存当前正在执行的一条指令、指令译码器、失序产生器、操作控制器组成
4.运算器的组成:
算数逻辑单元(ALU)、通用寄存器、数据缓冲寄存器(DR)-->
暂存ALU的运算结果、状态条件寄存器(PSW)
5.数据通路:
寄存器之间传送信息的通路
6.操作控制器:
在各寄存器之间建立数据通路
7.操作控制器分为:
时序逻辑和存储逻辑型两种
8.CPU周期称为机器周期,一个CPU周期包含若干T周期
9.硬布线控制器中,时序信号采用“主状态周期-节拍电位-节拍脉冲”三级体质
10.微程序控制器中,一般采用“节拍电位-节拍脉冲”二级体质
11.控制方式有:
同步控制、异步控制、联合控制
12.微命令:
控制部件通过通过控制线向执行部件发出各种命令
13.微操作:
执行部件接受微命令后进行的操作
14.微指令:
一个CPU周期中,一组实现一定操作功能的微命令的组合
15.微程序:
一条机器指令的功能是由许多微指令组成的序列来实现的,这个微指令序列叫微程序
16.微指令周期:
读出微指令的时间+执行微指令的时间
17.设计微指令追求的目标:
①有利于缩短微指令字长度②减少控制存储器的容量③提高微程序的执行速度④有利于对指令修改⑤提高灵活性
18.微指令格式:
水平型、垂直型
19.水平型与垂直型微指令的比较P164
20.计算机并行处理技术:
时间并行(流水线)、空间并行(多核机)、时间+空间并行(多条流水线)
21.流水线分类(从小到大):
①算数流水线②指令流水线③处理机流水线
22.流水线的主要问题:
【相关性】①资源相关②数据相关③控制相关
23.RISC的目标绝不是简单的缩减指令系统,而是使得处理器的结构更简单、合理并降低开发成本
第六章
1.总线:
构成计算机系统的互联机构,是多个部件之间进行数据传输的公共通路。
2.总线分类:
①内部总线-->
CPU内部链接链接各寄存器及运算部件②系统总线-->
CPU同计算机系统中其他高速部件的链接通路②I/O总线-->
中、低速设备间互联的总线
3.总线的物理特性①物理特性②功能特性③电气特性④时间特性P185
4.总线标准化:
各厂家生产的部件可以互换使用,遵循标准
5.ISA(16位),EISA(32),VESA(32),PCI(64)
6.总线带宽:
总线本身可以达到的最高传输速率(MB/s)
7.总线结构:
①单总线结构-->
连接在总线上的部件必须告诉运行,不用总线时,设备要立刻放弃总线控制权。
没有专用的输入/输出指令②多总线结构-->
无论是高速还是低速设备都在总线上
8.早期和当代总线的区别P188
9.PCI总线:
用于连接高度I/O设备模块
10.系统总线传输信息必须用并行传送的方式
11.设备控制器:
控制外围设备进行操作的控制部件
12.I/O接口功能:
控制、缓冲、状态、整理、程序中断
13.总线仲裁方式分为:
集中式仲裁和分布式仲裁特点P194
14.总线数据传送模式:
①读、写操作②块传送操作③写后读、读修改写操作④广播、广集操作
Wby金凯
2014.06.14
简答题5x4
1.SRAM与DRAM区别p66-67
2.多模块交叉存储器的顺序方式和交叉方式的区别p87
3.Cache的定义和解决的问题p90
4.Cache-主存和主存-辅存的异同p101
5.比较垂直型指令和水平型指令p164
6.总线的特性p185
计算题6x5
1.字扩展、位扩展画图
2.Cache命中率,效率,平均访问时间p91
3.10进制小数用754标准转换
4.补码加减的计算、溢出判断(用变形补码)
5.主存和cach的映射(直接映射,全相联,组相联)p96
应用题10x4
1.指令格式分析p121
2.寻址方式分析p129
3.用方框图表示指令周期p149p159
4.微程序设计p157
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 组成 原理 复习资料