青岛科技大学计算机组成与结构期末考试试题答案Word文档下载推荐.docx

青岛科技大学计算机组成与结构期末考试试题答案Word文档下载推荐.docx

《青岛科技大学计算机组成与结构期末考试试题答案Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《青岛科技大学计算机组成与结构期末考试试题答案Word文档下载推荐.docx（24页珍藏版）》请在冰豆网上搜索。

D．寄存器，Cache，SRAM，DRAM，磁带，磁盘，光盘

8、在CPU与主存之间设置高速缓冲存储器Cache，其主目的是为了____（3-14）

A.扩大主存的存储容量

B.提高CPU对主存的访问效率

C.既扩大主存的容量又提高存取速度

D.提高外存储器的速度

9、在一个引入Cache的计算机主存中，已知Cache为16KB，主存为128MB，Cache中块的大小为1KB，当采用直接映像时，主存地址的二进制格式为____。

（3-12）

A．7位区号，4位块号，1位内地址

B．7位区号，16位块号，11位内地址

C．13位区号，4位块号，10位内地址

D．27位区号，14位块号，10位内地址

10、下列数据中，最大的数为____（2-9）

A.（10010101）2B.（224）8C.（96）16D.（147）10

11、用某个寄存器中的内容作为操作数的寻址方式称为____寻址。

（4-4）

A．直接B．间接C.寄存器直接D.寄存器间接

12、某机的主存为64K×

16位，若采用单字长、单地址指令，共60条，采用直接、间接、变址等寻址方式设计指令格式，那么它们对应的寻址范围为____。

（4-9）

A.256单元、64K、64KB.512单元、64、64

C.256单元、64、64KD.256单元、64、64

13、相对于微程序控制器，硬布线控制器的特点是____。

（5-2）

A.指令执行速度慢，指令功能的修改和扩展容易

B.指令执行速度慢，指令功能的修改和扩展难

C.指令执行速度快，指令功能的修改和扩展容易

D.指令执行速度快，指令功能的修改和扩展难

14、CPU中控制器的功能是____。

（5-7）

A．产生时序信号

B．从主存取出一条指令

C．完成指令操作的译码

D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令

15、在CPU中，保存当前正在执行的指令的寄存器为____；

算术逻辑运算的结果通常放在___或____中。

（5-10）

A．指令寄存器，数据寄存器，累加器

B．地址寄存器，程序计数器，数据寄存器

C．指令寄存器，通用寄存器，累加器

D．地址寄存器，程序计数器，累加器

16、已知[X/2]补=C6H，计算机的机器字长为8位二进制编码，则[X]补=____。

（2-31）

A.8CHB.18HC.E3HD.F1H

17、下列选项中，不属于RISC的特点的是____。

（4-14）

A．指令的操作种类比较少

B．指令长度固定且指令格式较少

C．寻址方式比较少

D．访问内存需要的机器周期比较短

18、微程序控制器中，机器指令与微指令的关系是____。

（5-14）

A．每一条机器指令由一条微指令来执行

B．每一条机器指令由一段微指令编写的微程序来解释执行

C．每一条机器指令组成的程序可由一条微指令来执行

D．一条微指令由若干条机器指令组成

19、下列关于存储器的说法正确的是____（3-7）

A.CPU访存时间由存储器的容量决定

B.ROM和RAM在存储器中是统一编址的

C.ROM中任一单元可以随机性访问

D.DRAM是破坏性读出，因此需要读后重写

20、采用微程序控制的目的是____。

（5-17）

A．提高速度

B．简化控制器设计与结构

C．使功能很简单的控制器能降低成本

D．不再需要机器语言

21、若一台计算机的字长为4个字节，则表明该机器____（3-9）

A．能处理的数值最大为4位十进制

B．能处理的数值最最多由4位二进制组成

C．在CPU中能够作为一个整体处理32位的二进制代码

D．在CPU中运算的结果最大为232

22、关于ASCII编码的正确描述是_____（2-8）

A.使用8位的二进制代码，最右边一位为1

B.使用8位的二进制代码，最左边一位为0

C.使用8位的二进制代码，最右边一位为0

D.使用8位的二进制代码，最左边一位为1

23、信息可以在两个方向上同时传输的总线属于____（6-9）

A.单工总线B.半双工总线C.全双工总线D.单向总线

24、下列选项中的值，与十进制327.6875等价的是____（2-10）

A.（123.2345）16B.（465.8932）8

C.（0101000111.1011）2D.（0101000111.0010）2

25、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600*1200，颜色深度为24位，帧频为85Hz，显示总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为____（7-3）

A.245MbpsB.979MbpsC.1958MbpsD.7834Mbps

26、磁盘存取时间包括寻道的时间、定位扇区时间，以及读写数据的时间，若磁盘的转速提高一倍则____。

（7-7）

A．平均存取时间减少B.平均寻道时间减少

C．存储的密度增加一倍D.平均寻道时间增加

27、下列BCD码中，不是合法的8421码的是____（2-12）

A.01111001B.11010110C.00000100D.10000101

28、指令流水线将一条指令的执行过程分为四步，其中第1、2和4步的经过时间为t。

若该流水线顺序执行50条指令共用153t，并且不考虑相关问题，则该流水线的瓶颈第3步的时间为____t。

（5-23）

A．2B．3C.4D.5

29、下列选项中的英文缩写均为总线标准的是____（6-2）

A：

PCI、CRT、USB、EISAB：

ISA、CPI、VESA、EISA

C：

ISA、SCSI、RAM、MIPSD：

ISA、EISA、PCI、PCI-Express

30、下面关于扩展操作码说法，不正确的是____。

（2-3）

A．在指令格式中采用扩展操作码的设计方案是为了保持指令字长不变，而增加指令操作的数量

B．在指令格式中采用扩展操作码的设计方案是为了保持指令操作的数量不变，而增加指令字长

C．通常在指令字中用一个固定长度的字段来表示基本操作码，而对于一部分不需要的某个地址码的指令，把它们的操作码扩充到该地址字段

D.一个实际可行的优化编码的方法是扩展操作码法，它是介于定长编码和哈夫曼编码之间的编码方式，操作码字段的位数既不是固定的，又不是任意的，而是有限几种长度

二、综合题（40分）

1、（6分）设机器数字长为8位，若A=+15，B=+24，求[A-B]补并还原成真值。

（2-41）

2、（9分）某CPU的16位单字长指令格式如下：

其中：

•D为形式地址，用补码表示（其中1位符号位）；

•I为直接／间接寻址方式：

1=1为间接寻址方式，1=0为直接寻址方式；

•M为寻址方式：

0为直接寻址，1为基址寻址，2为相对寻址，3为立即寻址；

•X为变址寻址。

设PC、Rx、Rb分别为指令计数器、变址寄存器、基地址寄存器，E为有效地址，请回答以下问题：

（1）该指令格式能定义多少种不同的操作？

立即寻址操作数的范围是多少？

（2）在非间接寻址情况下，写出计算各有效地址的表达式；

（3）间接寻址时，寻址范围是多少？

（4-20）

3、（10分）设某计算机的Cache采用4路组相联映像，已知cache的容量为1KB，主存容量为1MB，每个字块有16个字，每个字有32位。

请回答：

（1）主存地址共有多少位（按字编址）？

（2）主存地址字段中主存字块标记，组地址标记和块内地址各需多少位？

（3）说明层次结构的存储系统中采用Cache和虚拟存储器的目的有何不同。

4、（15分）某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图所示。

图中所有控制信号为1时表示有效、为0时表示无效。

例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。

假设MAR的输出一直处于使能状态。

加法指令“ADD（R1），R0”的功能为（R0）+（（R1））→（R0），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R0中保存。

下表给出了上述指令取值和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

功能和控制信号 

时钟

功能

有效控制信号

C1

MAR←（PC）

PCout,MARin

C2

MDR←M（MAR） 

PC←（PC）+1 

MemR,MDRinE 

PC+1 

C3

IR←（MDR） 

MDRout,IRin 

C4 

指令译码

无

2011-2012学年1学期计算机组成原理（A）试题标准答案

一、选择题（每题2分，共60分）

1-5ACDBB6-10BABCC11-15CADDC

16-20ADBDB21-25CBCCD26-30ABBDB

二、综合题（共40分）

1.（6分）

解：

A=（15）10=（00001111）2B=（24）10=（00011000）2（1分）

[A]补=00001111[B]补=00011000[-B]补=11101000（1分）

[A-B]补=[A]补+[-B]补=11110111（2分）

A-B=（-0001001）2=-9（2分）

2.（9分）

（1）16（2分），（-128～+127）；

（2分）

（2）直接寻址：

Ｅ＝Ｄ；

基址寻址：

Ｅ＝（Ｒｂ＋Ｄ）；

相对寻址：

Ｅ＝（ＰＣ）＋Ｄ；

立即寻址：

E=D（4分）

（3）216=64k（1分）

3．（10分）

（1）主存容量1MB=220B， 

故主存地址共有18位 

（2分） 

（2）块内地址4位，组地址2位，主存字块标记地址12位（6分） 

（3）引入CACHE结构的目的是为了解决主存和CPU之间速度匹配问题；

而采用虚拟存储结构目的是解决主存容量不足的问题（4分）

4、（15分）（每个3分）

有效信号

C5

MAR←（R1）

R1out,MARin

C6

MDR←M（MAR）

MemR,MDRinE

C7

A←（R0）

R0out,Ain

C8

AC←（MDR）+（A）

MDRout,MDRoutE,add,ACin

C9

（R0）←AC

ACout,R0in

2011-20121计算机组成原理（B）

二、选择题（60分，每小题2分）

1、通常划分计算机发展时代是以____为标准的。

A.所用的电子器件B.运算速度C.计算机结构D.所用语言

2、指令系统采用不同寻址方式的目的是____。

A．实现存储程序和程序控制

B．缩短指令长度，扩大寻址空间，提高编程灵活性

C．可直接访问外存

D.提供扩展操作码的可能并降低指令译码的难度

3、计算机中表示地址时使用____。

A.无符号数B.原码C.反码D.补码

4、下列选项中的英文缩写均为总线标准的是

ISA、EISA、PCI、PCI-Express

5、信息只能用一条传输线，其采用脉冲传输的方式称为____

A.串行传输B.并行传输C.并行传输D.分式传输

6、下列对PCI总线的描述，不正确的是____。

A.PCI总线是一个与处理器无关的高速外围总线

B.PCI总线的基本传输机制是猝发式传送

C.PCI设备不一定是主设备

D．系统中只允许有一条PCI总线

7、假设某计算机的存储系统由Cache和主存组成,某程序执行过程中访存1000次,其中访问Cache缺失（未命中）50次,则Cache的命中率是____

A.5%B.9.5%C.50%D.95%

8、若一台计算机的字长为4个字节，则表明该机器____

9、下列关于存储器的说法正确的是____

10、4位机器内码数值代码，他所表示的十进制真值为____

A.8B.-10C.-7D.16

11、在以下寻址方式中，哪一种可以缩短地址字段的长度____。

A．堆栈寻址B．间接寻址C.寄存器寻址D.立即寻址

12、下面关于CISC和RISC指令的说明，不正确的是____。

A.CISC指令功能强，但研制周期长；

RISC指令长度固定

B.CISC指令功能弱，但研制周期短；

C.RISC指令只有取／存数指令访问存储器，其他指令的操作在寄存器之间进行

D.CISC指令数目多，指令格式种类多；

RISC指令数目少，指令种类少

13、下列存储器中，汇编语言程序员可见的是

A存储器地址寄存器（MAR） 

B程序计数器（PC）

C存储器数据寄存器（MDR） 

D指令寄存器（IR）

14、构成运算器需要多个部件，____不是构成运算器的部件。

A．加法器B．累加器

C．地址寄存器D.ALU（算术逻辑部件）

15、指令中的地址结构是指____。

A．指令中采用的几种寻址方式B．指令中如何指名寻址方式

C．指令中给出的几个地址D.地址段占多少位

16、对8位补码操作数（A5）16，进行二位算术右移的结果为。

A.（D2）16B.（52）16C.（E9）16D.（69）16

17、某机的主存为64Kx16位，若采用单字长、单地址指令，共60条，采用直接、间接、变址等寻址方式设计指令格式，那么它们对应的寻址范围为。

18、下面关于指令周期、机器周期、时钟周期的说法，不正确的是____。

A．指令周期是指完成一条指令所需的时间，包括取指令、分析指令、执行指令所需的全部时间。

B．机器周期划分为几个不同的阶段，每个阶段所需的时间称为指令周期。

C．时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。

D．每个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。

19、为了提高计算机的性能，采用Cache、虚拟存储器等多项技术。

____不属于Cache的特征。

A．为了提高速度全部用硬件实现

B．可以显著提高计算机的主存速度

C．可以显著提高计算机的主存容量

D．对程序员是透明的

20、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常____来规定。

A．主存中读取一个指令字的最短时间

B．主存中读取一个数据字的最长时间

C．主存中写入一个数据字的平均时间

D．主存中读取一个数据字的平均时间

21、下面关于主存储器性能说法中，不正确的是____

A.衡量一个主存储器的性能指标主要有主存容量，存储器存取时间和存储周期

B.指令中地址码的位数决定了主存储器可以直接寻址的空间

C.存储器存取时间是指从启动一次存储器操作到完成该操作的时间

D.存储周期是指连续启动两次独立的存储器操作所需的时间间隔的最小时间，通常存储周期略小于存取时间，其差别主要与主存储器的物理实现细节有关。

22、已知[X/2]补=C6H，计算机的机器字长为8位二进制编码，则[X]补=。

23、在____的微型计算机系统中，外设可和主存储器单元统一编址，因此可以不使用I/O指令。

A．单总线B．双总线C.三总线D.多总线

24、在浮点加减运算中。

A．阶码部分与尾数部分分别进行加减运算

B．阶码与尾数作为一个整体相加减

C．阶码对齐后，尾数相加减

D．尾数单独加减，取两数中最大阶码作为结果的阶码值

25、下列选项中,能引起外部中断的事件是

A键盘输入B除数为0C浮点运算下溢D访存缺页

26、在微型计算机中，采用中断方式的优点之一是____。

A．简单且容易实现B.CPU可以不工作

C．可实时响应突发事件D．传送速度最快

27、下面关于浮点运算器的描述中，正确的是____;

A.浮点运算器可以用阶码部件和尾数部件实现。

B.阶码部件可实现加、减、乘、除四种运算。

C.阶码部件不进行阶码相加，相减和比较运算操作。

D.尾数部件只能进行乘法和减法运算。

28、在CPU中，保存当前正在执行的指令的寄存器为____；

29、信息可以在两个方向上同时传输的总线属于____

30、下列关于串行加法器与并行加法器的描述中，不正确的是。

A．相对并行进位，串行进行的处理速度较慢

B．串行加法器只有一个全加器，并行加法器有多个全加器

C。

若采用并行加法器的分组并行进位方式，那么在组间可采用串行进位方式

D.并行加法器的并行进位方式容易实现

1、（6分）设机器数字长为8位，若A=+15，B=-24，求[A+B]补并还原成真值。

0为直接寻址，1为基址寻址，2为相对寻址，3为立即寻址。

设PC和Rb分别为指令计数器和基地址寄存器，E为有效地址，请回答以下问题：

3、（10分）用ROM芯片（4Kx4位/片）和RAM芯片（2Kx8位/片）组成一个半导体存储器，按字节编址。

该存储器ROM区的容量为16KB，RAM区的容量为10KB。

（1）组成该存储器需要多少块ROM芯片和多少块RAM芯片？

（2）该存储器一共需要多少根地址线？

ROM芯片、RAM芯片各需要连入哪几根地址线？

（3）需要设置多少个片选信号？

4、（15分）已知单总线计算机结构如图所示，其中M为主存，AX和BX为寄存器，XR为变址寄存器，EAR为有效地址寄存器，LATCH为暂存器。

假设指令地址已存于PC中，给出ADDAX，BX指令周期信息流程和相应的控制信号。

说明：

（1）ADD（AX）,BX的功能是将BX中的数据和AX的内容所指的主存单元的数据相加，并将结果送到BX。

（2）寄存器的输入和输出均采用控制信号控制，如PCi表示PC的输入控制信号，MDRo表示MDR的输出控制信号。

（3）凡是需要经过总线实现寄存器之间的传送，都需要注明，（PC）—>

MAR,相应的控制信号为PCo和MARi。

PCo，MARi

MARo，

=1，MDRi 

MDRo，IRi 

2011-2012学年1学期计算机组成原理（B）试题标准答案

（答案要注明各个要点的评分标准）

1-5ABDDA6-10DDCDC11-15BBBCC

16-20CABCB21-25CAACA26-30CACCD

A=（15）10=（00001111）2B=（-24）10=（-00011000）2（1