一体化网络报文分析仪研发可行性分析报告Word格式文档下载.docx
- 文档编号:21204132
- 上传时间:2023-01-28
- 格式:DOCX
- 页数:14
- 大小:686.14KB
一体化网络报文分析仪研发可行性分析报告Word格式文档下载.docx
《一体化网络报文分析仪研发可行性分析报告Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《一体化网络报文分析仪研发可行性分析报告Word格式文档下载.docx(14页珍藏版)》请在冰豆网上搜索。
1.3.1产品功能要求
1.对全站各种网络报文进行实时监视、捕捉、分析、存储和统计功能。
2.具备故障录波功能;
3.支持按照61850标准建模,具备完善的自描述功能;
4.支持IRIG-B、IEC1588,SNTP对时功能。
1.3.2产品性能要求
1.装置至少能接纳400Mb/s的报文,最好能够达到600Mbps或800Mbps。
2.报文时间戳精度达到1us;
3.装置应有6TB的磁盘,读写速度至少为50MB/s;
4.装置时钟精度:
SNTP同步对时精度不超过±
100ms。
IRIG-B同步对时精度不超过±
4us。
IEC61588同步对时精度不超过±
1us。
5.装置至少具有8个百兆千兆记录口;
2个站控层百兆通信口;
6.装置具有调试接口,LCD接口,SAS接口;
7.装置外观具有电源指示灯、告警指示灯、端口连接状态指示灯、硬盘指示灯等;
8.装置支持双电源供电,110、220DC/AC;
1.3.3产品具体要求分析
1.3.3.1装置CPU处理速度要求
智能变电站过程层的报文数据信息量非常大报文流量计算,按照1个数据集,22个通道计算,一帧SV(9-2)报文的总长度:
34+4+81+8×
22=295个字节。
如果采样率4000Hz,1个MU:
300Byte×
4000/s=1.2MB/s;
南网规范要求每个装置接入不少于60个MU:
1.2×
60=72MB/s。
SV+GOOSE+mms+104报文大约为75MB/s。
所以装置应具有处理75MB/s的能力。
内存应不少于8G.
1.3.3.2装置存储容量要求
装置存储应支持磁盘冗余(RAID)技术,支持RAID0,RAID5。
存储容量不少于50TB,确保GOOSE报文保存周期应不少于半年,MMS报文保存周期应不少于3个月,SV报文保存周期应不少于1周,1588报文保存周期不少于1个月,异常事件记录存储不少于1000条。
按照上述要求计算:
按照总的报文接入能力为75MB/s计算:
75MB/s×
3600s/小时×
24h/天*7天=43.258TB。
按照要求应配置50TB的磁盘。
磁盘存取速度达到75MB/s。
建议磁盘接口选择SAS接口,同时兼容SATA接口。
1.3.3.3装置外接接口要求
(1)装置具有8个100/1000Mbps网络监听端口,电口,光口可选配。
电口:
100M/1000Mbps自适应。
光口:
LC100M/1000Mbps。
(2)应具有至少2个千兆站控层通信端口。
(3)USB2.0接口2个,RS232调试接口1个。
(4)提供接口便于扩展磁盘容量大小.
(5)装置支持SNTP,B码,1588对时接口:
SNTP同步对时精度不超过±
IRIG-B同步对时精度不超过±
IEC61588同步对时精度不超过±
1.3.3.4装置外观要求
(1)一体化装置的正面(非出线端)应设置装置品牌标志、型号名称。
应设置装置运行工况指示灯,包括:
通信端口工作状态指示灯、装置运行指示灯、录波起动指示灯和装置故障指示灯等。
杭州思维奇等厂家装置有液晶显示,但无键盘。
(2)一体化装置的背面接线端口应标明端口序号或名称,电源端子上方应标注接线说明。
2
2.装置结构&
具体细节分析
2.1装置机箱结构
鉴于该网络分析仪的性能和主要应用场合,装置尺寸应为1U或者2U标准机箱,具体优缺点如下表所示:
比对项目
1U机箱
2U机箱
尺寸
占用空间少,安装方便
占用空间较大
电源
双电源设计需使用横版结构,较占用机箱内部空间
双电源可采用竖版结构
液晶
1U机箱不易于安装液晶,显示装置状态只能通过指示灯
2U机箱可使用5.寸以下小液晶,可以选用彩屏显示
按键
无法增加
如有需要,可考虑触摸屏或薄膜按键
硬盘安装
由于机箱高度所限,双硬盘设计只能为横向并排放置。
双硬盘可选择横向并排或纵向并排
散热
机箱空间小,不利于芯片热量散发
空间相对较大,可使用导热管方式的散热结构
综述
基于各方面考虑,建议使用2U机箱。
2.2基于多核处理器的详细方案分析
通过市场调研和目前市面上的各厂家网络分析仪方案分析,新设计的一体化网络报文分析仪解决方案为单芯片一体化解决方案,不采用分布式解决方案。
一体化解决方案中按主要功能及该功能的实现方式具体分析如下:
2.2.1.网络报文时间戳实现方式
网络分析仪需对接收到的报文做精准的时间记录,报文记录数据分辨率≤1us。
具体实现方式有如下二种:
1、CPU自带网口打时间戳,CPU原生网口支持报文时间戳,报文分辨率精度为1uS,但网口数量不一定能满足8个前兆网口的需求,考虑到成本和FPGA的处理能力及内部缓存大小,建议FPGA对外扩百兆网口,也可扩前兆网口,具体实现框图如下所示(此方案编号为A1):
2、所有对外接口全部经过FPGA进行报文预处理,该方式下可实现所有网络接口的精准时间戳功能,该方式下对FPGA高速接口需求量较大,考虑到成本因素,FPGA连接PHY的千兆接口可部分使用RGMII方式。
对CPU的接口可使用PCIe或SGMII(此方案编号为A2)
方案对比综述:
方案
优势
劣势
A1
部分网口通过FPGA扩展,兼顾精度和成本考虑,外扩网口可使用百兆接口,FPGA开发工作量不大,
CPU必须支持硬件打时间戳。
A2
对外全部为高速接口,接口设计更灵活。
成本较高,外部接口复杂,FPGA开发工作量大。
2.2.2.网络报文压缩实现方式
网络分析仪每秒至少要具备75MB/s的数据压缩能力,实现方式也有如下三种:
利用CPU自带压缩协处理器(B1)
利用CPU协处理器,成本低,实现简单
需对协处理器压缩能力进行详细评估。
同时需测试压缩算法,如果为私有格式,同时压缩数据上位机进行解压,需开发上位机解压算法。
压缩算法固定,需测试该算法压缩比是否合适。
利用外部专用压缩芯片(B2)
外部压缩芯片压缩能力可以到100MB/S,成本大概增加10~20个美金左右。
压缩格式为gzip格式或Lzw私有算法,其中gzip格式为通用压缩算法,上位机可以进行解压。
Lzw压缩为芯片自带压缩方式,其解压必须通过该芯片进行。
压缩算法固定,对网络报文的压缩比在3:
1~5:
1之间。
FPGA对原始报文直接进行压缩,或利用CPU专核做压缩(B3)
压缩方式可使用私有各种压缩算法。
根据固定报文格式压缩比很高。
CPU压缩过于占用资源,且实时性不易保证。
软件开发工作量大。
2.2.3.CPU多核工作分析及主流CPU性能分析
CPU需实时对网络通信的GOOSE、MMS、SV,104和IEEE1588报文进行实时分析,同时还要进行存盘工作,有可能进行数据流的解压缩工作,因此CPU内部多核处理如下:
功能描述
核一
网络报文抓包及预处理(如插值)
核二
核三
报文分析
核四
核五
故障录波
核六
核七
对上61850通讯及104通讯等
核八
磁盘管理&
数据解压缩(非实时)
分析表明,8核在不进行网络报文压缩的情况下,可以满足装置需求,通过CAVIUM和freescale的技术交流,结合该产品的功能需求,从CPU性能上看,CAVIUM公司的C66XX系列和freescale的T2081两款芯片比较适合,现对这2款芯片具体性能进行对比分析:
对比
C6630
T2081
Core
MIPS64*8
可选6~10核
e6500dual-threaded*4
双线程指双ALU,MMU
单pipeline
主频
最高1.5GHz
最高1.8GHz
Cache
37KLcache
32KDcache
WriteBackbuffer
共享4ML2Cache
32KLcache
共享2ML2Cache
512KPlatcache
内部总线结构
OptimizeIONetworK
Corenetcoherencyfabric
共享1Tbit内部总线
在CoreNet端点之间进行优先级排序和带宽分配
DDR内存
DDR31600M
72-bitwithECC
支持HyperMemory技术
DDR31866M
64-bitwithECC
高速接口
8*SGMII+8*PCIe可配置
总共12组serdes接口
7*SGMII+4*PCIe可配置
总共8组serdes接口
网络报文时间戳
不支持
支持
硬盘存储
PCIe转SATA
支持SRIO*2
不支持SRIO
压缩
全系列自带压缩协处理器、支持RAID
解压/压缩加速,高达17.5Gbps
低端T1042不带压缩协处理器
兼容性
C63XX(2~6核)C66XX(6~8核)pintopin兼容
T1042(2核)T2081(4核)pintopin兼容
功耗
22W
15W
芯片量产情况
已经量产成熟产品
2014年2月份提供样片
3.装置实现方式
根据上述CPU性能比较及需求分析,提供两套整体解决方案
3.1基于CAVIUM多核处理器的解决方案
该方案使用CAVIUM公司OCTEON系列多核处理器(MIPS核),采用A2+B1的解决方案。
硬件实现方案如下所示:
3.2基于freescale多核处理器的解决方案
3.1解决方案对比
方案描述
基于CAVIUMC66XX
基于freescaleT2081
报文接收能力
网络报文通过FPGA进行预处理后通过PCIe和SGMII口分别传输给CPU。
接口可以总共到10Gbit/S
4路网络报文直接进CPU,4路通过FPGA预处理后接CPU,FPGA与CPU接口为PCIe。
接口可以总共到8Gbit/S
报文分析处理
2核分析处理(1.2G*2)
单核双线程处理(1.8G)
故录处理
数据压缩
报文和故录数据均通过内置压缩协处理器进行压缩
操作系统
支持单核跑操作系统
CPU成本
180美金左右
200美金以内
CPU功耗
23W
FPGA选型
高速口至少10对,最好支持2组PCIe
高速口可以支持4对(对外PHY接口使用RGMII*1),或支持8对高速口,PCIe硬核*1
FPGA成本
100美金
22美金
磁盘阵列
1TB机械硬盘*2
64GOR128GMLCSSD*1
芯片成熟度
成熟量产芯片
2014年2月份提供demo板
软件开发评估
已有DEMO板
可提供SDKBSP进行方案预估
只有T4240的demo板
在T4240的基础上做删减后评估
成本预估
CPU(1300)+FPGA(800)+2TB机械盘(1200)+128GSSD(1200)+电源(500)+内存16G(900)+PCB及其他芯片(900)+散热机箱(1500)=8300
CPU(1400)+FPGA(200)+2TB机械盘(1200)+128GSSD(1200)+电源(500)+内存16G(900)+PCB及其他芯片(600)+散热机箱(1500)=7800
总结:
1、两个方案硬件成本差异不大,主要评估工作在软件开发评估,其中Cavium的demo板预计最快下周能提供,freescale的T4240的评估板下周可以到,T2081的评估板预计要到明年2月份。
2、无论使用何种芯片,无风扇的单芯片散热方案要重点考虑,包括一体化的机箱设计。
3、Cavium的优势在于芯片已成熟,且前后兼容性较好,劣势在于CPU不支持报文打时间戳且技术支持我们不熟悉。
Freescale的优势和劣势正好和CAVIUM相反。
4.技术风险分析
根据以上方案选择及实施,无论采用何种方案依然存在以下技术风险:
(1)大流量网络报文处理能力。
按照南网要求一体化网络报文记录分析设备能够分析存储至少400Mbps的报文能力,最好能够达到600Mbps或800Mbps;
(2)大容量、高速率存储。
按照南网对一体化网络报文记录分析装置要求SV采样报文存储1周,30TB的磁盘容量(可采用压缩等方式减少对磁盘容量的需求);
每秒至少400Mbps的存储速度;
(3)多核开发风险较大。
由于一体化网络记录分析仪的实施性能要求高,功能复杂,必须采用高性能的多核处理器(实际估算要求8核以上)才能实现产品的开发,同时多核外设的访问速度也将成为产品研发的重点,但是我公司目前的多核硬件平台上开发经验少,存在很大的挑战;
(4)PCB板开发难度较大。
由于多核CPU外围管脚丰富、主频1G以上,对PCB板的布线要求和EMC性能要求都将是一个严峻的考验。
(5)FPGA实现时间戳,需要增加FPGA来实现时间戳的捕获。
同时FPGA还需要实现千兆/百兆自适应,目前,没有通过FPGA实现千兆以太网接口的开发经验,存在一定风险。
后台离线软件和在线监视软件开发工作量较大,需要合理设计软件结果,尽量重用现有产品的模块,减少开发工作量,降低开发风险。
CAVIUM相关处理器性能如下:
OCTEONIICN66XX-BlockDiagram
freescale低功耗版的4核双线程高速CPUT2080
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 一体化 网络 报文 分析 研发 可行性 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)