成都电子科技大学本科836数字电路数字逻辑解读Word格式文档下载.docx
- 文档编号:21086441
- 上传时间:2023-01-27
- 格式:DOCX
- 页数:18
- 大小:600.31KB
成都电子科技大学本科836数字电路数字逻辑解读Word格式文档下载.docx
《成都电子科技大学本科836数字电路数字逻辑解读Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《成都电子科技大学本科836数字电路数字逻辑解读Word格式文档下载.docx(18页珍藏版)》请在冰豆网上搜索。
成都电子科技大学本科836数字电路数字逻辑解读@#@@#@边沿J-K触发器JKCLKDQCLKQQLQ*=D=J·@#@Q’+K’·@#@Q时钟上升沿(正边沿)有效不会出现“箝位”现象36@#@利用门电路传输延迟时间的边沿J-K触发器两个与或非门组成基本RS触发器门G3G4的传输延迟时间大于基本RS触发器的翻转时间37@#@
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 成都 电子科技大学 本科 836 数字电路 数字 逻辑 解读
冰豆网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
关于本文