FPGA交通灯实验报告Word文档下载推荐.docx

FPGA交通灯实验报告Word文档下载推荐.docx

《FPGA交通灯实验报告Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《FPGA交通灯实验报告Word文档下载推荐.docx（17页珍藏版）》请在冰豆网上搜索。

parameterS1=2'

b00;

parameterS2=2'

b01;

parameterS3=2'

b10;

parameterS4=2'

b11;

inputClk_50M,Rst;

outputLedR_H,LedG_H,LedY_H,LedR_V,LedG_V,LedY_V;

output[6:

0]Seg7_VH,Seg7_VL,Seg7_HH,Seg7_HL;

outputled15;

//-------------divfor1Hz-------start----

regClk_1Hz;

reg[31:

0]Cnt_1Hz;

always@（posedgeClk_50MornegedgeRst）

begin

if（!

Rst）

begin

Cnt_1Hz<

=1;

Clk_1Hz<

end

else

if（Cnt_1Hz>

=25000000）

begin

Cnt_1Hz<

Clk_1Hz<

=~Clk_1Hz;

end

else

=Cnt_1Hz+1;

end

//-----------divfor1Hz------end-----

reg[7:

0]Cnt30,CntH,CntV,CntHH,CntVV;

0]CntDis,CntDiss;

//-----------30counterandseg7---start---

regLedR_H,LedG_H,LedY_H,LedR_V,LedG_V,LedY_V;

always@（posedgeClk_1Hz）

case（state）

S1:

begin

if（Cnt30>

=30）

Cnt30<

Cnt30<

=Cnt30+1;

S2:

begin

=5）

S3:

S4:

endcase

case（stateV）

if（CntV>

CntV<

CntV<

=CntV+1;

=35）

case（stateH）

if（CntH>

CntH<

CntH<

=CntH+1;

always@（negedgeClk_50MornegedgeRst）

CntVV=30-CntV;

CntVV=5-CntV;

CntVV=35-CntV;

CntHH=35-CntH;

CntHH=30-CntH;

CntHH=5-CntH;

//16进制计数器转换为用于显示的10进制计数器

always@（posedgeClk_50M）

if（CntVV>

29）

CntDis[7:

4]<

=3;

CntDis[3:

0]<

=CntVV-30;

elseif（CntVV>

19）

=2;

=CntVV-20;

9）

=CntVV-10;

CntDis<

=CntVV;

SEG7_LUThex4（Seg7_VL,CntDis[3:

0]）;

SEG7_LUThex5（Seg7_VH,CntDis[7:

4]）;

if（CntHH>

CntDiss[7:

CntDiss[3:

=CntHH-30;

elseif（CntHH>

=CntHH-20;

=CntHH-10;

CntDiss<

=CntHH;

SEG7_LUThex1（Seg7_HL,CntDiss[3:

SEG7_LUThex2（Seg7_HH,CntDiss[7:

//-----------30counterandseg7----end----

reg[1:

0]state,stateH,stateV;

if（Cnt30>

state<

=S2;

=S3;

=S4;

=S1;

default:

stateH<

stateV<

LedR_H<

=0;

LedG_H<

LedY_H<

LedR_V<

LedG_V<

LedY_V<

LedR_H<

LedY_H<

LedY_V<

assignled15=state;

endmodule

moduleSEG7_LUT（oSEG,iDIG）;

input[3:

0]iDIG;

output[6:

0]oSEG;

reg[6:

always@（iDIG）

case（iDIG）

4'

h1:

oSEG=7'

b1111001;

//---t----

h2:

b0100100;

//||

h3:

b0110000;

//ltrt

h4:

b0011001;

h5:

b0010010;

//---m----

h6:

b0000010;

h7:

b1111000;

//lbrb

h8:

b0000000;

h9:

b0011000;

//---b----

ha:

b0001000;

hb:

b0000011;

hc:

b1000110;

hd:

b0100001;

he:

b0000110;

hf:

b0001110;

h0:

b1000000;

endcase

endmodule

编译工程

保存文件，将文件放在所建工程所在路径下

点击主界面工具栏中的

图标

也可点击菜单栏中“Processing”，点击“StartCompilation”

分配关键如下：

Clk_50MInputPIN_AD15

LedG_HOutputPIN_AD9

LedG_VOutputPIN_AJ6

LedR_HOutputPIN_AJ7）

LedR_VOutputPIN_AJ5）

LedY_HOutputPIN_AD8

LedY_VOutputPIN_AK5

RstInputPIN_AA23

Seg7_HH[6]OutputPIN_G1

Seg7_HH[5]OutputPIN_H3

Seg7_HH[4]OutputPIN_H2

Seg7_HH[3]OutputPIN_H1

Seg7_HH[2]OutputPIN_J2

Seg7_HH[1]OutputPIN_J1

Seg7_HH[0]OutputPIN_K3

Seg7_HL[6]OutputPIN_E4

Seg7_HL[5]OutputPIN_F4

Seg7_HL[4]OutputPIN_G4

Seg7_HL[3]OutputPIN_H8

Seg7_HL[2]OutputPIN_H7

Seg7_HL[1]OutputPIN_H4

Seg7_HL[0]OutputPIN_H6

Seg7_VH[6]OutputPIN_AD17

Seg7_VH[5]OutputPIN_AF177

Seg7_VH[4]OutputPIN_AE177

Seg7_VH[3]OutputPIN_AG16

Seg7_VH[2]OutputPIN_AF167

Seg7_VH[1]OutputPIN_AE167

Seg7_VH[0]OutputPIN_AG13

Seg7_VL[6]OutputPIN_AD12

Seg7_VL[5]OutputPIN_AD11

Seg7_VL[4]OutputPIN_AF108

Seg7_VL[3]OutputPIN_AD10

Seg7_VL[2]OutputPIN_AH98

Seg7_VL[1]OutputPIN_AF98

Seg7_VL[0]OutputPIN_AE88

烧写代码

在管脚配置完成后，还需将工程再编译一次，成功后，点击主界面工具栏中的

亦可点击主界面菜单栏中“Tools”，点击“Programmer”

进入代码烧写界面后，点击“Start”，当“Progress”为100%时，表示烧写完成，这是可观察DE2-70板现象

获得预期的效果，两组的信号红黄绿灯交替切换，计数器记为零时信号灯切换状态，红灯35s，黄灯5s，绿灯30s。

三，心得体会

通过本次实验初步了解了EDA技术，熟悉了FPGA开发板的开发流程，锻炼了动手能力。