数电课设《数字钟》Word格式.docx
- 文档编号:20890688
- 上传时间:2023-01-26
- 格式:DOCX
- 页数:8
- 大小:396.25KB
数电课设《数字钟》Word格式.docx
《数电课设《数字钟》Word格式.docx》由会员分享,可在线阅读,更多相关《数电课设《数字钟》Word格式.docx(8页珍藏版)》请在冰豆网上搜索。
在每小时59分51秒、53秒、55秒、57秒发出500HZ的低音,59秒时发出1000HZ的高音。
3)具有校时功能:
以1HZ频率对“时”、“分”进行校正,且互不影响。
二、总体方案
1)功能实现
利用555定时器组成的多谐振荡器经分频电路产生的1kHz作为电路的时基信号。
“时、分、秒”分别为二十四进制和两个六十进制计数法。
并用数码管显示时间,74LS160组成的计数器通过译码电路(7448)驱动数码管显示数据。
“分、秒”均为六十进制计数法,即显示“00~59”;
“分、秒”的个位为十进制计数法,十位为六进制计数法;
“分秒”模块功能的实现:
用两片74LS160组成六十进制计数器。
“小时”模块则为二十四进制计数器,显示为“00~23”;
个位仍为十进制计数法,而十位则为三进制计数法,但当十进位计到“2”,而个位计到“4”时个位十位清零,组成二十四进制计数法;
“时”功能的实现:
用两片74LS160组成24进制计数器。
2)总体方案结构图
3)方案比较
计数功能的实现主要有置数法和清零法两种方案。
置数法相对于清零法要稳定一些,74LS160的清零法采用异步清零方式,及异步清零端有效时,计数立即清零,而系统存在延时性可能出现显示错误。
故本系统采用置数法。
三.单元电路设计
1)时基模块的实现
脉冲发生
时基模块采用的是有555芯片组成的多谐振荡器来作为频率脉冲发生器,其输出的脉冲频率为1KHz。
(555芯片组成的多谐振荡器要输出符合要求的频率脉冲,其对电阻和电容的精度要求较高。
不太容易输出严格符合要求的频率脉冲。
)计算过程如下。
仿真电路图如图1-1所示。
示波器波形如图1-2所示。
计算过程:
由公式得:
T≈0.7(R2
+2R1)C2
f=1/T≈1.44/(R2
计算得:
C2=1.0uF;
R2=440Ω;
R1=500Ω
图1-1
图1-2
分频电路
分频电路有74LS160计数器组成,74LS160为十进制计数器,利用其十进制特点对1kHz进行分频,产生1Hz的秒脉冲极为时基。
电路仿真如图1-3所示
图1-3
仿真波形如图1-4所示。
图1-4
缺点:
要精确输出1Hz脉冲,对电容和电阻的数值精度要求很高,所以输出脉冲不够准确也不够稳定。
2)计数模块的实现
秒脉冲信号经过6级计数器,分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。
“秒”“分”计数器为六十进制,小时为二十四进制。
(1)六十进制计数
由分频器来的秒脉冲信号,首先送到“秒”计数器进行累加计数,秒计数器应完成一分钟之内秒数目的累加,并达到60秒时产生一个进位信号,所以,选用两片74LS160和74LS20中的一个与非门组成六十进制计数器,来实现六十进制计数。
其中,“秒”十位是六进制,“秒”个位是十进制。
如图2-1所示。
图2-1
注:
为确保稳定输出,计数器接法均采用置数法连接。
(2)二十四进制计数
“时”计数器是按照“01—02—03—……—22—23—00—01—02—……”规律计数的。
在此实验中,它是由两片74LS160和一片74LS00中的一个与非门构造成的同步二十四计数器,利用置数法实现起从23——00的翻转,其中“24”为过渡状态不显示。
其中,“时”十位是3进制,“时”个位是十进制。
如图2-2所示。
图2-2
(3)显示器电路
本系统用七段发光二极管来显示译码器显示输出,数码管为共阴极所以用7448芯片对数码管驱动。
电路连接如图3-1所示。
图3-1
3)整点报时模块的实现
功能描述:
整点报时功能:
在每小时59分51秒、53秒、55秒、57秒发出500HZ的低音,59秒时发出1000Hz的高音。
原理图如图4-1所示
整点报时电路主要由控制门电路和音响电路两部分组成。
1、控制门电路部分:
图中的输入信号Q4、Q3、Q2、Q1、分别表示“分十位”、“分个位”、“秒十位”、“秒个位”的状态。
“分”电路十位“Q0\Q2”,个位“Q0\03”,“秒”电路十位“Q0\Q2”分别为6输入与门的输入信号,即59分50秒时发出控制信号。
根据设计要求,数字钟电路要求在59分51秒、53秒、55秒、59秒时各鸣叫一次。
发出500Hz的低音。
当计数器达到59分50秒时,分、秒计数器的状态为:
Q3Q2Q1Q0=0101(分十位)
Q3Q2Q1Q0=1001(分个位)
Q3Q2Q1Q0=0101(秒十位)
Q3Q2Q1Q0=0000(秒个位)
前四声低音计数器状态发生在59分51秒至59分58秒之间。
因此,只有秒个位的状态发生变化接法如图所示,及在“1/3/5/7”秒时与“1”和500Hz低音信号相与非,再经一个与非门输出控制信号使喇叭发出低音;
而59秒时,“秒”个位输出1001及Q3\Q0和“1”以及“1kHz”高音信号相与非再经一与非门输出高音控制信号。
仿真电路如图4-2所示
图4-2
4)校时模块的实现
当数字钟走时出现误差时,需要校正时间。
校时电路实现对“时”“分”“秒”的校准。
在电路中设有正常计时和校对位置。
本实验实现“时”“分”的校对。
对校时的要求是,在小时校正时不影响分和秒的正常计数;
在分校正时不影响秒和小时的正常计数。
校时电路如图5-1所示。
对于“分”校时而言,“10”脚接来自“秒”的十位进位输出,“9”脚为校时开关输入信号,“12”脚为时钟信号,“6”脚的输出信号为“分”个位的输入信号。
且校时电路不影响计时电路正常工作。
图5-1
四.设计总电路图
设计总电路图如图6-1所示
图6-1
五.系统工作原理说明(总结概述)
数字时钟系统由555芯片组成的多谐振荡电路作为时基电路为系统提供时钟信号,共阴极七段数码管用7448芯片驱动作为显示电路。
74LS160和一些逻辑门电路分别组成“二十四进制”时计数电路、“六十进制”分计数电路和“六十进制”秒计数电路。
整点报时电路用逻辑门电路实现59分51秒、53秒、55秒、57秒的低音报时和59分59秒的高音报时。
校时电路实现电路的校时功能,及时校时开关闭合是进行小时校时且不影响分、秒计时,分校时开关闭合是进行分校时且不影响时、秒计时,亦可时、分同时校时且不影响秒计时。
六.心得体会
这次课程设计是对这学期数字电子技术课程所学内容的一次综合练习,从中不仅强化了我对教材中知识的理解和掌握,也拓展了我在数字电子技术方面的知识以及对自己所学专业的认识。
课程设计更是一个把所学知识应用于实践的过程,它对我动手能力的提高不言而喻。
同时我从这次课设中知道:
知识不仅仅是写在书本上的文字和死板的理论,它更是指导我们实践的工具。
一些比较简单的逻辑器件,经过一定的理论知识分析,将它们组合在一起就构成了我们生活中普遍应用,几乎必不可少的电子时钟。
完成课程设计的任务以后,看到自己的成果感到很有成就感,从而加强了自己对本课程的兴趣,更加有利于对本课程方面知识的进一步拓展性学习。
七.元器件清单
序号
名称
型号参数
数量
1
加法计数器
74LS160
9
2
555定时器
555-VIRTUAL
3
非门
74LS04
4
与非门
74LS20、74LS00
3、1
5
与门
74LS08、74LS11
1、1
6
电容
1.0uF、0.01uF
7
导线、电阻
若干
8
数码管
七段共阴极
八.参考文献
[1]阎石数字电子技术基础.北京:
高等教育出版社(2005)
[2]贾默伊现代电子技术实验与开发应用.北京:
机械工业出版社(2002)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字钟 数电课设 数字