数字式相位差测量仪Word下载.docx
- 文档编号:20882425
- 上传时间:2023-01-26
- 格式:DOCX
- 页数:17
- 大小:927.97KB
数字式相位差测量仪Word下载.docx
《数字式相位差测量仪Word下载.docx》由会员分享,可在线阅读,更多相关《数字式相位差测量仪Word下载.docx(17页珍藏版)》请在冰豆网上搜索。
1.1.2相位一时间法
基于相位一时间法原理的测量仪的原理框图如图1-3所示。
基准信号(电压信
号)fr经放大整形后加到锁相环的输入端,在锁相环的反馈环路中设置一个N=3600
的分频器,使锁相环的输出信号频率为3600fr,但相位与fr相同,这个输出信号被
用作计数器的计数时钟。
图1-3总体原理方框图
电流信号fs与电压信号fr经放大整形再2分频后得到的fs/2与fr/2送入由异或门组成的相位比较电路,其输出脉冲A的脉宽tp反映了两列信号的相位
差;
利用这个信号作为计数器的闸门控制信号,使计数器仅在fr与fs的相位差
tp内计数,这样计数器计得的数即为fr与fs之间的相位差。
由于计数时钟频率
为3600fr,因此,一个计数脉冲对应0.1°
。
计数的值经锁存译码后通过LED数
码管显示。
这种测量方法可以从波形图图1-4得到理解和说明。
图中D触发器用
于判断fr与fs的相位关系,D触发器的特性方程如下式(1.1),当Q为1时,fr
超前于fs,相位取正值,符号位数码管显示全黑;
当Q为0时,fr滞后于fs,相
位取负值,符号位数码管显示“
(1.1)
Qn+1
1/Zfr
图1-4测量波形图
1.2方案的比较与选择
本设计中的相位一时间法采用的
通过对以上两种方法的基本原理分析与比较,是一种基于74HC4046的锁相功能和利用74LS90芯片制成的3600分频来达到信号的
倍频效果,其精度可达到0.1。
而相位时间法则是基于RC电路的积分和ICL7136
芯片的显示校正网络来实现相位差的测量和显示,其测量精度和稳定度远远不如上一种方法高。
鉴于以上诸多因素,本设计最终选择相位-时间法。
2相位-时间法单元电路的原理分析与实现方法
2.1前置电路设计与分析
2.1.1放大整形电路的分析与实现
形电路中发生相对相移。
为了使两路信号在测量电路中引起的附加相移是相同的,
平的信号。
R2
(2.1)
设置为10K。
图2-1放大整形电路
2.1.2锁相倍频电路的分析与实现
锁相倍频电路:
设电流信号的最高工作频率为100Hz,测量的分辨率取0.1°
,
3600倍频后信号的频率为360KHz,故可选择最高工作频率为40MHz的锁相环
74HC4046。
为了使fr在40Hz〜60Hz时锁相环工作稳定,线性良好,入锁时间快,
电阻电容参数选择见附录1的元器件名细表所标的值。
其电路原路图如图2-2所
示。
图2-2锁相倍频电路
设经过放大整形后的两路信号分别记为fr'
和fs'
信号fr'
由锁相环的
14脚输入,输出信号经由4片74LS90芯片组成的3600分频器反馈到锁相环的3
脚输入,其中两片90芯片组成两个六进制计数器,另两片组成两个十进制计数器,
一起组成3600的分频器。
整个模块实现3600倍频的效果,使得测量的精度能达
到0.1°
图2-3为4046的引脚图,图2-4(a)、2-4(b)为90芯片的引脚图和功
LS90
Reset/CountTruthT詮bl总
ResetInputs
Output
R0(i)
R0
(2)
R9(1l)
R9
(2)
Qo
g
Qb
Oft
H
L
X
COUNT
图2-34046引脚图
图2-4(a)74LS90引脚图
图2-4(b)74LS90功能表
能图
2.2计数器及数显部分的设计与分析
计数器及数显部分由计数器译码器及5个7段共阳LED数码管实现。
数码管
最高位LED5为相位超前滞后显示位,低4位数码管显示相位差的值。
计数器、锁
存及译码电路由数字逻辑器件完成。
本设计选用74LS161计数及74HC4511译码来
实现计数及数显部分的功能要求。
2.2.1计数器部分的分析与实现
本部分的核心部件是由十六计数器
74LS161,一共用四片74LS161和四片与
非门采用反馈清零法制成的四个十进制计数器,四片161达到计数锁存相位差数
值的效果,其电路原理图如图2-5。
其最低位161片的脉冲由经过异或门和经过锁
相倍频后的两列波经过一个与非门产生,这是为了保证计数器能在所求相位差的
脉冲时间内计数。
其输出端接译码器的输入端A、B、C、D。
其LOAD端与异或门出
来后的信号相连,当停止计数时将触发置数端产生清零的效果。
芯片74LS161的引脚图和功能表分别如图2-6(a)和2-6(b)所示
|ie|1151\u\|13|12)
11
10
9
1
2
I3I
45
6
zl
8
□3CETPE
MODESELECTTABLE
’SR
PE
CET
CEP
ActionontheRisingClockEdgeUTJ
RESET(Clear)
LOAD(Pn
COUNT(Increment)
NOCHANGE(Hold)
图2-6(b)74LS161功能表
222译码显示部分的分析与实现
译码显示部分是由四片74HC4511与四个7段共阳数码管来共同达到译码显示
相位差的效果,第5个数码管引脚的G端与D触发器相连,用来显示相位差的超
前或滞后当Q为1时,fr超前于fs,相位取正值,符号位数码管显示全黑;
当Q
为0时,fr滞后于fs,相位取负值,符号位数码管显示“-”。
其电路原理图如图
2-4。
芯片4511的LE端与异或门出来后的非门相连,当计数器停止工作时,4511
将锁存LE由0跳变到1时的BCD码的输入。
芯片74HC4511的引脚图和功能表如
图2-8(a)和2-9(b)所示。
图2-7译码显示原理图
图2-8(a)4511引脚图
图2-8(b)4511功能表
结束语
实验证实,本系统能够比较精确检测频率为40〜60Hz,幅度为0.5V的电压和
电流的相位差,测量精度为0.1。
,用数码管显示测量结果相当直观和清晰,且具
备体积小、操作灵活、性能稳定和性价比高的特点。
本系统实现了题目基本部分以及发挥部分的要求,经过测试,相位测量仪幅度为0.5V,频率为40〜60Hz的范围内稳定工作。
如果要进一步提高精度和简化设计,可将数字逻辑器件改为可编程逻辑器件,还可以加入相位测量的自适应调节,
将锁相倍频的功能进一步完善,如改为可选测量的分辨率等,使得系统更趋于智能化、人性化的特点。
当然,本设计也有一些不足之处,如在调试的过程中数码管的显示不够稳定,这主要是因为输入信号要要经过一个运放和一个3600的分频所致,还有一部分原
因是所设计的系统比较庞大,所用元器件数量偏多,参数设置不太准确,导致总体效果不太好。
改进的方法是将前置运放的倍数提高,合理设置参数使锁相环的倍频稳定。
通过本次课程设计,使我具备电子电路的基础知识和查阅资料和手册的能力,熟悉常用电子器件和常规实验仪器及电子设计常用软件,已掌握电子电路实
验的基本方法。
参考文献
[1]
(第五版).高等
康华光•电子技术基础数字部分(第五版)、电子技术基础数字部分
教育出版社,1998.
[2]谢自美.电子电路、实验及测试[M].华中理工大学出版社,2000.
[3]张厥胜.锁相环频率合成器]M].电子工业出版社,1997.
[4]陈赜.在系统可编程技术[M].科学出版社,2001.
附录1
元器件名细表
器件名
型号
数量
1K电阻
一一
10K电阻
—
7
100K电阻
4
3.3K电阻
一一
lOOuF电容
电解电容
lOOpF电容
lOOOpF电容
二极管
IN4148
运放
LM324
非门
7404
3
与非门
7400
5
异或门
74LS86
)触发器
7474
锁相环
74HC4046
计数器
74LS9CI
74LS161
译码器
74HC4511
共阳
相位时间法总体电路原理图:
ABCDEFGIU2QQQQQQQ
4511
ABCDEFQQQQQQ
R3
10k
ABCD
附录2
71265
QQQQQQQ
U21
QQQ
D
A
O
I
R
M
AO
U7
74LS
U21:
U8
U2
7400Q
U9
U10
U1
4046
C
P
E
N
12
丄C1PIR1
丄C2
_1000p
R4
R6
R13
R5
~~D
100k
R15
)0[
5:
U15:
C3
卄
100uF
U11
141
VICKA
二(CKB
U12
U13
U14
Q0
Q1
14
衣iCKA
—iCKB
R0
(1)
R9
(1)
14一
Y2KA斗》CKB
74LS90
+5v
B
R7
R8
1k
D5
U16:
XR9D5k
73.3kIL卜
1N4148%04
U19
Q2
Q3
R14
「彳
R10■IZZF1k
R11
*CKA
—n
_<
1CKB
—31
—T
Q3二
U18:
CLK
D6
13
R12
3.3k
1N4148
U23:
U6:
3A
U20
CKA
CKB
8|
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字式 相位差 测量仪