掷骰子游戏电路的设计与实现实验报告Word文档格式.docx
- 文档编号:20827926
- 上传时间:2023-01-25
- 格式:DOCX
- 页数:7
- 大小:16.47KB
掷骰子游戏电路的设计与实现实验报告Word文档格式.docx
《掷骰子游戏电路的设计与实现实验报告Word文档格式.docx》由会员分享,可在线阅读,更多相关《掷骰子游戏电路的设计与实现实验报告Word文档格式.docx(7页珍藏版)》请在冰豆网上搜索。
设计并实现一个掷骰子游戏电路。
基本要求:
1、电路可供甲乙二人游戏,游戏者甲使用的按键为BTN0,游戏者乙使用的按键为BTN1。
2、每按一次按键,代表掷一次骰子,可随机得到
1~6
范围内的两个数字。
3、甲乙按键产生的随机数字分别用数码管DISP0-DISP1、DISP2-DISP3
显示,并用DISP7
显示比赛局数,比赛结束用8×
8
点阵显示获胜方,并伴有声音效果。
4、具体游戏规则如下:
(1)
第一局比赛,甲乙依次各按一次按键,按键所得两数之和为7
或11
者胜;
若无人取胜,则进行第二局比赛;
(2)
第二局比赛,甲乙每人各按一次按键,按键所得二数之和与第一局比赛相同者获胜,若无人获胜,则进行第三局比赛,重复进行步骤
(2),直到出现胜者为止。
(3)
游戏局数最多进行六局。
在第六局比赛时,若重复进行步骤
(2)仍未出现胜者,以按键所得两数之和最大者为获胜方。
提高要求:
1、增加多人游戏的功能,数码管可分时记录显示每个游戏者的骰子点数。
2、点阵显示增加游戏开机动画、结束动画,并伴有乐曲播放。
3、自拟其它功能。
二、系统设计(包括设计思路、总体框图、分块设计)
1、整体设计思路
将整个游戏电路分为时钟分频模块、随机数产生模块、数码管显示模块、判断控制模块、点阵显示模块等五个模块。
其中,时钟分频模块用于产生适合其他模块使用的时钟频率;
随机数产生模块接收来自按键的信号,产生1-6的随机数,其中按键带有防抖功能;
数码管显示产生的随机数和局数;
判断控制模块用于判断胜负,并控制点阵显示;
点阵显示模块用于显示胜利的一方。
2、系统框图
时钟分频模块
数码管显示模块
点阵显示模块
判断控制模块
随机数产生模块
Btn0
按键防抖
Btn1
reset
3、分块设计
采用多级分频的方法分别产生点阵扫描需要的1MHz的clk_dian频率、数码管扫描的10KHz的clk_shu频率、产生第一位随机数的2KHz的clk_x频率、产生第二位随机数的3.3kHz的clk_y频率和用于防抖的20hz的clk_dou频率。
随机数产生模块用于产生随机数和局数计数。
reset用于使局数归零,重新开始游戏。
btn0用于作为产生甲方随机数的信号,btn1用于作为产生乙方随机数的信号。
clk_x和clk_y是用来产生两位随机数的时钟信号。
clk_dou为防抖时钟。
qout1-2是甲随机数输出信号,qout3-4是乙随机数输出信号,qout5是局数信号。
数码管显示模块用于显示产生的随机数和局数。
clk_shu接收10KHz的时钟频率。
qin1-5分别接收随机数产生模块的qout1-5信号。
cat[50]和g[60]控制数码管的位选和段选信号。
控制判断模块
控制判断模块用于判断胜负并控制点阵显示。
clk_dou为防抖时钟频率,btn1为乙方按完按键的信号,jia1-2和yi1-2为甲乙方的随机数,ju为比赛局数。
V是胜负结果,用于控制点阵显示。
clkin接1MHz的时钟频率,v是胜负结果。
beep是蜂鸣器输出信号,当有一方胜利的时候就会输出高电平信号;
row和col分别是点阵的行输入和列输入。
三、仿真波形及波形分析
分频模块
由于分频比例太高,仿真到1s需要花费大量时间,故只仿真到20ms,可观察其中的clk_x和clk_y信号。
随机数模块
如图所示,当btn0被按下,经过防抖测试之后,产生随机数1和4,btn1被按下,经过防抖测试之后,产生随机数3和6,reset拨上之后局数归零,重新开始(圆角方形所示)。
如图所示,圆圈内为位选输出信号,其中cat4数码管没有使用。
方框内为段选输出信号,以输出1和5为例,显示正确,其中的毛刺可以忽略,不影响显示效果。
如图,仅以第一局为例,设置甲方为5+2=7,乙方为1+1=2,如方框内所示;
btn1下降沿触发比较,v的结果为01,即甲方获胜,如圆圈内所示,仿真结果正确。
如图,以显示甲为例,输入为v=01,行输出和列输出显示结果为汉字甲,蜂鸣器输出beep=1,符合预设结果。
四、源程序
分频器模块fenpinqi.vhd
library
ieee;
use
ieee.std_logic_1164.all;
entity
fenpinqi
is
port(
clkin:
in
std_logic;
--时钟信号输入
clk_dian,clk_shu,clk_x,clk_y,clk_dou:
out
std_logic);
--时钟信号输出
end
fenpinqi;
architecture
a
of
signal
tmp1:
integer
range
to
24;
tmp2:
49;
tmp3:
4;
tmp4:
149;
tmp5:
499;
clktmp1:
clktmp2:
clktmp3:
clktmp4:
clktmp5:
begin
p1:
process(clkin)---分频到1MHz
if
clkin
event
and
clkin=
1
then
tmp1=24
tmp1qout1qout1qout1qout1qout1qout1qout1qout2qout2qout2qout2qout2qout2qout2qout5qout5qout5qout5qout5qout5qout5qout5qout3qout3qout3qout3qout3qout3qout3qout4qout4qout4qout4qout4qout4qout4
tmpn
tmpg
tmpgyi)then
v_temptmp_coltmp_coltmp_coltmp_coltmp_coltmp_coltmp_coltmp_coltmp_coltmp_coltmp_coltmp_coltmp_coltmp_coltmp_coltmp_col总结和结论
这次数电综合实验进行的不是很顺利,主要是上学期的基础没有打好,对知识的理解没有深入,导致了很多错误的发生,比如不能在不同时钟下对同一个信号赋值和同一个if下的判断条必须为同一种。
在这一过程中,我对vhdl语言的理解也更加的深入,解决了许多理论课上半懂不懂的问题,为今后从事相关的开发奠定了基础。
同时,这次实验提高了我的逻辑思考能力,弥补了理论课学习上的不足,这也将为我学习其他课程产生帮助。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 骰子 游戏 电路 设计 实现 实验 报告