专升本《数字电路与逻辑设计》考试答案Word文档下载推荐.docx
- 文档编号:20647449
- 上传时间:2023-01-24
- 格式:DOCX
- 页数:18
- 大小:87.68KB
专升本《数字电路与逻辑设计》考试答案Word文档下载推荐.docx
《专升本《数字电路与逻辑设计》考试答案Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《专升本《数字电路与逻辑设计》考试答案Word文档下载推荐.docx(18页珍藏版)》请在冰豆网上搜索。
C.1
D.不变答案:
12.逻辑函数F(A,B,C)=AB+BC+AC的标准表达式是(
A.Em(0,1,2,4)
B.nm(1,3,5,7)
C.EM(0,2,4,6)
D.Em(3,5,6,7)答案:
13.四个变量可以构成多少个最小项?
A.15个
B.16个
C.8个
D.4个
14.
OUT为1时,其
电源电压为+12V的555集成定时器中放电三极管工作在截止状态,输岀端TH和TR的输入电压值分别为()
A.TH和TR均小于4V
B.TH和TR均大于8V
C.TH<
8VTRc4V
DTH>
8VTRv4V
■1
15.设计一个1位十进制计数器至少需要多少个触发器?
A.6个
B.3个
C.10个
D.4个答案:
16.T型触发器当时钟脉冲输入时,其输岀状态(
A.保持不变
B.在T=1时会发生改变
C.随时间改变
D.等于输入端T的值答案:
17.无符号位的十六进制数减法(A9)I6-(8A)16=(
A.(19)16
B.(1F)I6
C.(29)16
D.(25)16答案:
18.十进制数15用2421BCD码可以表示为(
A.00011011
B.01001000
C.00001111
D.00010101
19.逻辑函数Y=AB+ABC+AB+ABC可化简为:
()
A.B+AC
BAB+BC
C.AB+AC
D.C+AB
20.LED共阴极七段显示器可由下列哪一个IC来推动七字节较适宜?
A.74160
B.74148
C.7448
D.7447答案:
[试题分类]:
专升本《数字电路与逻辑设计》
08007750
[题型]:
21.与非门基本RS触发器的约束方程是()
A.R=S
B.R+S=1
CQn^=S+RQ
DRS-0
2.74153有两个4路数据选择器,每个选择器有多少个输出端?
A.4个
B.2个
D.1个
3.实现同—功能的Mealy型同步时序电路比Moore型同步时序电路()
A.状态数目更多
B.触发器更多
C.触发器一定更少
D.状态数目更少
答案:
4.CMOS集成电路比TTL集成电路应用得更广泛的主要原因是()
A.输出电流大、带负载能力强
B.功耗小、集成度高
c.价格便宜
D.开关速度快
5.TTL集成电路74LS138是3/8线译码器,译码器为输出低电平有效。
若地址端输入为
A2A1A0=100时,贝低电平输出端为()
A.Y6
B.Y2
C.Y4
D.Y1
6.如果全加器的加数A=1,被加数B=1,低位的进位CI=0,贝y全加器的输出和数S及高位的进位CO分别为?
A.S=0,C0=0
B.S=0,CO=1
C.S=1,CO=1
D.S=1,CO=0
如果要设计一个奇偶校验产生器,贝使用下列哪种集成电路最简单?
A.74LS86异或门
B.74LS138译码器
C.74LS32或门
D.74LS00与非门
8.—般各种PLD组件的输出部分为:
A.非门阵列
B.或门阵列
C.与门阵列
D.与非门阵列
R-S触发
9.555集成定时器电路大致由五部份组成,即电阻分压器、电压比较器、基本器、输出驱动器及下列哪一部份?
A.逆向二极管
B.充电二极管
C.放电三极管
D.触发电容
10.组合逻辑电路中的险象是由什么因素引起的?
()
A.电路中存在时延
B.电路未采用最简设计
C.电路的输出端过多
D.逻辑门类型不同
11.下列几种TTL电路中,输出端可实现线与功能的电路是()
A.与非门
B.OC门
C.或非门
D.异或门
12.逻辑函数Y=ABC+ABC+ABC+ABC的最简与一或表达式为()
B.A
C.C
13.完全确定原始状态表中有六个状态A、B、C、D、E、F。
等效对为:
A和B,B和D,
E和F。
则该时序电路的最简状态表中共有多少个状态?
A.2
B.3
C.6
D.4
14.二进制数11101.0100等于十六进制数()
A.35.2
B.29.3
C.23.2
D.1D.4
15.余3码01000101.1001对应的十进制数是()
A.45.9
B.69.56
C.45.3
D.12.6
16.
在下列三个逻辑函数表达式中,下列哪一项是最小项表达式
AY(A,B,C)=AbC+aBc+bC
BY(A,B,C)=AC+ABC+ABC
17.根据反演规则,F=(ABPB+D的反函数为()
AF=(A+BC)+BD
BF=[(A+b)c+B]D
CF=(AB+C)B+D
18.如果JK触发器的J=1,K=0,则当计时钟脉冲波出现时,Qn+1为()
A.Q
B.0c.Q
D.1
19.同步时序电路设计中,状态编码采用相邻编码法的目的是()
A.提高电路可靠性
B.提高电路速度
C.减少电路中的触发器
D.减少电路中的逻辑门
20.逻辑函数中任意两个不同的最小项mi与mj之积(mi+mj)为()
A.0
B.无法确定
Cmimj
21•将8421码(01000101.1001)转换成十进制数()
A.45.3
B.12.6
C.69.6
D.45.9
22.属于组合逻辑电路的部件是()
A.触发器
B.计数器
C.寄存器
D.编码器
23.下列逻辑门中哪一种门的输出在任何条件下都可以并联使用?
A.普通CMOS与非门
B.TTL集电级开路门(OC门)
C.具有推拉式输出的TTL与非门
d.cmos三态输出门
AQn+=JQ+KQ
CQn+=JQ+Kq
25.由或非门构成的基本RS触发器的约束方程是()
A.R+S=0
B.RS-O
C.RS=1
D.R+S=1
26.将逻辑函数YuAB+AB+ABC化简为最简与一或表达式()
a.b+A
B.B+AC
C.B+ACd.A+BC
27.逻辑函数丫(A,B,C)的最小项m0和m5之间的关系是()
Am。
=m5
B.m0
C.m0
28.如果要设计一个六进制计数器,最少需要多少个触发器?
A.4
C.2
29.十进制数23.25用二进制数表示应为()
A.(17.4)2
B.(27.2)2
C.(100011.00100101)2
D.(10111.01)2
30.同步时序电路设计中,状态化简的主要目的是()
A.提高电路速度
B.减少电路中的逻辑门
D.减少电路中的连线
31.电平异步时序逻辑电路不允许两个或两个以上输入信号()
A.同时改变
B.同时为1
C.同时为0
D.同时出现
32.设计一个12进制计数器需要用多少个触发器()
C.3个
D.6个
33.某触发器的特性表如下(A、B为输入),则触发器的次态为()
Qn亠1
说明
保持
□
1
置。
L
Si
A.Qn+1=A
Q^1
c
34.如果全加器的加数A=1,被加数B=1,低位的进位CI=1,贝U全加器的输出和数S及高位的进位CO分别为?
A.S=1,CO=0
C.S=1,CO=1
D.S=0,C0=0
35.
“5,”则七段中哪些段应该为“1”?
共阴极的七段数码显示译码器,若要显示数字
a
A.a、c、d、f、g
B.b、c、e、f、g
C.a、d
D.b、e
36.逻辑函数F(A,B,CTm(0,1,4,5,7)的最简与-或表达式是()
A.AB+C
B.AB+AC
C.BC+AB
D.AC+B
37.逻辑函数丫=A(b+C)+CD的对偶式为()
.Y'
=(A+BC)(C+D)
DY,=A+(BC)C+D
CY,=A(B+C)+CD
DY,=(AB+C)(C+D)
38.将十进制数(6.625)转换成二进制数表示,其值为()
A.(10.110)2
B.(10.101)2
C.(110.110)2
D.(110.101)2
39.二进制数-0.1010的补码是()
A.1.1010
B.1.0110
C.1.0101
D.1.1011
40.当两输入或非"
门的输出z=1时,输入x和y的取值必须()
A.同时为1
B.同时为0
C.至少有一个为1
D.至少有一个为0
[试题分类]:
专升本《数字电路与逻辑设计》—08007750[题型]:
多选[分数]:
1.下列逻辑表达式中正确的有(
A.A+AB=A”B
B.AB+AC=AB+AC+BC
C.AABC=AB+AC
D.AB+AB+AB+AB=1
A,B,D
2.逻辑函数F=A©
B,F'
是F的对偶函数,则(
F=F©
F'
=F
D.
F'
=F©
0
B,C,D
3.译码器74138的使能端S1、S2、S3取什么值时输岀无效(全为
1)?
A.010
B.101
C.011
D.100
A,B,C
mM-
4.若i和i分别表示n个变量的第i个最小项和最大项,则(
Arnii=Mi
B.mi中Mi=1
C.mi=Mi
D.miMi=1
A,B
5.设两输入或非门的输入为
A.x和y同为低电平.
B.x和y同为高电平;
C.x为低电平,y为高电平;
D.x为高电平,y为低电平;
x和y,输岀为z,当z为低电平时,有(
)。
1.钟控JK触发器的初始状态为1,要使JK触发器在时钟脉冲作用后其次态变为0,则
触发器的JK端的取值应为()
A.JK=01
B.JK=1O
C.JK=11
D.JK=OO
A,C
2.逻辑函数F=A®
B和G=AOB满足关系()。
cF=g
D.F=G
3.如果或非门的输出为1,则其两个输入端的取值不可能是()
A.0,
B.0,
C.1,
D.1,
A,C,D
4.PROM、GAL、PLA和FPGA几种可编程器件中,可编程的是()
A.FPGA阵列
B.PLA与门阵列
C.GAL与门阵列
D.PROM与门阵列
5.逻辑函数F=A®
B可以表示为()
A.F=A©
B©
B.F=AB+AB
C.F=A©
B
D.F=AB+AB
A,D
6.用A、B代表输入,用S代表加法运算的和,C代表进位,下列有关半加器的叙述哪些是正确的?
A.当两个输入均为1时,S=1
B.C=AB
C.S=AB+AB
D.S=A®
AY(A,B)=AB+AB
BY(A,B,C)=AbC+ABC+AC
cY(A,B,C)=ABC+ABC+ABC
DY(A,B)=AB+AB
C,D
8.下列有关组合电路中险象的叙述正确的有哪些?
A.是一种预期的错误
B.是一种临界竞争现象
C.是一种暂时的错误
D.可以用增加冗余项的方法消除险象
9.如果丫=AB+B+AB,则下列结果中正确的有()
A.Y=A+B
B.Y=AB+B
C.Y=A+B
D.Y=B
10.下列关于X、Y、Z之间的关系的描述中正确的有()
A.若X・Y工X,则Y工Z
B.若X+Y=X+Z,且X・Y=X・Z,则Y=Z
C.若X+Y工X+Z,贝yY工Z
D.若X+Y=X•Y,则X=Y
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路与逻辑设计 数字电路 逻辑设计 考试 答案