数字电子时钟课程设计报告Word格式文档下载.docx
- 文档编号:20646527
- 上传时间:2023-01-24
- 格式:DOCX
- 页数:12
- 大小:416.34KB
数字电子时钟课程设计报告Word格式文档下载.docx
《数字电子时钟课程设计报告Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《数字电子时钟课程设计报告Word格式文档下载.docx(12页珍藏版)》请在冰豆网上搜索。
4.3六十进制电路
4.4整点报时电路
4.5校时电路
五、总体电路图设计·
10
六、安装与调试·
12
七、收获与体会·
一、概述
20世纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎渗透了社会的各个领域,有力地推动了社会生产力的发展和社会信息化程度的提高,同时也使现代电子产品性能进一步提高,产品更新换代的节奏也越来越快。
数字钟已成为人们日常生活中:
必不可少的必需品,广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所,给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了先进的石英技术,使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点,,因此在许多电子设备中被广泛使用。
电子钟是人们日常生活中常用的计时工具,而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用,因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟,使其完成时间及星期的显示功能。
多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。
具有时间显示、走时准确、显示直观、精度、稳定等优点。
电路装置十分小巧,安装使用也方便。
同时在日期中,它以其小巧,价格低廉,走时精度高,使用方便,功能多,便于集成化而受广大消费的喜爱
(1).让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法;
(2).
进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题的能力;
(3).
提高电路布局﹑布线及检查和排除故障的能力;
(4).培养书写综合实验报告的能力
(1)设计一个有“时”、“分”、“秒”(12小时59分59秒)显示,且有校时功能的电子钟。
(2)用中小规模集成电路组成电子钟,并在实验箱上进行组装、调试。
(3)画出框图和逻辑电路图,写出设计、实验总结报告。
(4)整点报时。
在59分59秒时输出信号,音频持续1s,在结束时刻为整点。
(5)选做:
日历系统。
二、主要实验器材
74LS160芯片介绍
74ls160中文资料内容说明:
74ls160是十进制同步计数器(异步清除)
简要说明:
160为可预置的十进制同步计数器,共有54/74160和54/74LS160两种线路结构型
式,其主要电特性的典型值如下:
型号FMAXPD
CT54160/CT7416032MHz305mW
CT54LS160/CT74LS16032MHz93mW
160的清除端是异步的。
当清除端/MR为低电平时,不管时钟端
CP状态如何,即可完成清除功能。
160的预置是同步的。
当置入控制器/PE为低电平时,在CP上
升沿作用下,输出端Q0-Q3与数据输入端P0-P3一致。
对于
54/74160,当CP由低至高跳变或跳变前,如果计数控制端CEP、CET
为高电平,则/PE应避免由低至高电平的跳变,而54/74LS160无此
种限制。
160的计数是同步的,靠CP同时加在四个触发器上而实现的。
当CEP、CET均为高电平时,在CP上升沿作用下Q0-Q3同时变化,
从而消除了异步计数器中出现的计数尖峰。
对于54/74160,只有当
CP为高电平时,CEP、CET才允许由高至低电平的跳变,而54/74LS160
的CEP、CET跳变与CP无关。
160有超前进位功能。
当计数溢出时,进位输出端(TC)输出一
个高电平脉冲,其宽度为Q0的高电平部分。
在不外加门电路的情况下,可级联成N位同步计数器。
对于54/74LS160,在CP出现前,即使CEP、CET、/MR发生变化,
电路的功能也不受影响。
序号
器件
器件数
1
74F08与门电路
7
2
774LS160
6
3
555
4
7段LED数码管
5
蜂鸣器
单刀双掷开关
7
面包板
8
5V稳压电源
9
RC滤波器
10
一颗坚强的心
三、设计原理及方框图
数字钟实际上是一个对标准频率进行计数的计数电路,标准的1HZ时间信号必须做到准确稳定。
由图可见:
本数字钟电路主要由震荡器、、时分秒计数器、译码显示器构成。
它们的工作原理是:
由震荡器产生的高频脉冲信号作为数字钟的时间基准,送入秒计数器,秒计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号作为分计数器的脉冲信号,分计数器也采用60进制计数器,每累计60分钟发出一个“时脉冲”信号,该信号将被送到时计数器,时计数器采用24进制计数器。
译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器,通过六位LED七段显示器显示出来。
构成方框图
四、各部分的电路及实现
4.1震荡器电路
震荡器电路是数字钟的核心,主要用来产生时间标准信号,数字钟的精度,主要取决于时间标准信号的频率及稳定度。
一般来说,震荡器的频率越高,计时精度越高。
通常采用石英晶体震荡器经过分频得到这一信号,也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应,在晶体某一方向加一电场,则在与此垂直的方向产生机械振动,有了机械振动,就会在相应的垂直面上产生电场,从而机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限止时,才达到最后稳定。
这用压电谐振的频率即为晶体振荡器的固有频率。
一般来说,般来说,振荡器的频率越高,计时精度越高,但耗电量将增大。
如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器
本设计方案采用的是集成电路定时器555与RC组成的多谐震荡器,如下图所示:
(图2)
接通电源后,电容C1被充电,Vc1上升,当Vc1上升到2/3Vcc时,触发器被复位,同时放电BJTT导通,此时Vo为低电平,电容C1通过R和T放电,使Vc1下降。
当Vc1下降到1/3Vcc时,触发器又被复位,Vo翻转为高电平,电容C1放电所需要的时间为:
t1=RC1ln2=0.7R1C1
当C1放电结束是,T截止,Vcc将通过R1,R2向电容器C1冲电,Vcc由1/3Vcc
上升到2/3Vcc所需要的时间为:
t2=(R1+R2)C1ln2=0.7(2R1+R2)C1
当Vc上升到2/3Vcc是,触发器又发生翻转。
如此周而复始,在输出端就得到一个周期性的方波,其频率为:
f=1/(t1+t2)=1.43/(2R1+R2)C1
这里设震荡频率f=1Hz。
有了时间标准“秒”信号后,就可以根据设计要求设定时、分、秒计数器:
分和秒计数器都采用60进制计数器,计数规律均为00,01,02------58,59,00,01------,这里均选用十进制计数器74LS160。
74LS160有两个置零度端,通过与输出信号连接得到任意小于十进制的计数器。
例如六进制计数器。
然后与十进制计数器级联可得到六十进制计数器。
小时计数器是一个“23翻0”的特殊计数器,即当数字钟运行到23时59分59秒时,秒的个位计数器再输入一个秒脉冲,数字钟自动显示为00时00分00秒。
通过两个十进制计数器的级联构成一个一百进制的计数器。
然后通过输出控制可得到二十四进制计数器。
把第一个计数器的Qb和第二个计数器的Qc连接到两个置零度端,并且两个芯片的置零度端连接,这样计数器到二十四时计数器就清零,就得到二十四进制计数器。
4.3六十进制计数
由分频器来的秒脉冲信号,首先送到“秒”计数器进行累加计数,秒计数器应完成一分钟之内秒数目的累加,并达到60秒时产生一个进位信号,所以,选用一片74LS90和一片74LS92组成六十进制计数器,采用反馈归零的方法来实现六十进制计数。
其中,“秒”十位是六进制,“秒”个位是十进制。
如图3-4-3-1所示。
4.4整点报时电路
报时模块中的报时信号输出电路如图所示,主要是用7个与门电路和一个蜂鸣器组成,与门电路的各个引脚分别与信号的输入脚对应相接,使其在每个整点时发出报时信号,由555计时器组成的振荡器提供脉冲信号。
4.5校时电路
当数字钟走时出现误差时,需要校正时间。
校时电路实现对“时”“分”“秒”的校准。
在电路中设有正常计时和校对位置。
本实验实现“时”“分”的校对。
对校时的要求是,在小时校正时不影响分和秒的正常计数;
在分校正时不影响秒和小时的正常计数。
需要注意的时,校时电路是由与非门构成的组合逻辑电路,开关S1或S2为“0”或“1”时,可能会产生抖动,为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。
五、总体电路图设计
根据设计原理方框图将各部分电路连接起来则构成了总体电路图.如下页图所示:
六、安装与调试
在安装中,我负责的是将片子与数码管连接起来,由于这部分工作比较简单,所以没有遇到什么困难。
在调试的过程中,秒的个位总是只出现“4、5、6、7”这几个数字,当重复循环出现两次后秒显示器熄灭2秒,然后向秒的十位进一位,虽然不能正常显示0至9,但是进制还是10。
经过检查,连的线路都没有问题,于是把连秒个位的那个芯片换了一块,便恢复正常了。
七、收获与体会
“数字电路课程设计”是数电技术课程的实践性教学环节,是对我学习数电技术的综合性训练。
我做的是数字钟的设计,然而,要完成一个课题的设计要涉及到许多方面的知识。
通过上网查询和查阅相关书籍资料,让我知道了大量关于数字钟设计的知识,同时又重新将从前学过的知识复习了一遍,做到对各个集成块的引脚功能和工作原理都很清晰。
从而让我更深一步掌握了时序逻辑电路的功能,学会了做课程设计的一般步骤。
首先我制定出自己的设计方案,其次详细设计每一部分的电路,最后再根据原理方框图连接电路。
这不仅培养了我独立分析和解决实际问题的能力,同时也为以后的电路设计打好了基础。
当然,在整个课程设计中,我们也遇到了许多的难题。
过程是艰辛的,但结果是令人兴奋的,看着自己设计的东西一分一秒的走着,心理觉得非常有成就感,这两个星期的努力并没有付诸东流。
虽然实验已经告一段落,但是我们学习的道路还很长。
此次实验让我明白不论是在做实验还是在今后的学习中,都应该有一种坚定不移不达目的不罢休的信念,只有这样才能达到自己的最终目标!
!
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子 时钟 课程设计 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)