Allegro原理图和PCB设计流程学习指南.docx
- 文档编号:2061212
- 上传时间:2022-10-26
- 格式:DOCX
- 页数:9
- 大小:21.50KB
Allegro原理图和PCB设计流程学习指南.docx
《Allegro原理图和PCB设计流程学习指南.docx》由会员分享,可在线阅读,更多相关《Allegro原理图和PCB设计流程学习指南.docx(9页珍藏版)》请在冰豆网上搜索。
Allegro原理图和PCB设计流程学习指南
Allegro原理图和PCB设计流程学习指南
一、非电气引脚零件的制作
1、建圆形钻孔:
1)、parameter:
没有电器属性(non-plated)
2)、layer:
只需要设置顶层和底层的regularpad,中间层以及阻焊层和加焊层都是null。
注意:
regularpad要比drillhole大一点。
二、Allegro建立电路板板框
步骤:
1、设置绘图区参数,包括单位,大小。
2、定义outline区域
3、定义routekeepin区域(可使用Z-copy操作)
4、定义packagekeepin区域
5、添加定位孔
三、Allegro定义层叠结构
对于最简单的四层板,只需要添加电源层和底层,步骤如下:
1、Setup–>cross-section
2、添加层,电源层和地层都要设置为plane,同时还要在电气层之间加入电介质,一般为FR-4
3、指定电源层和地层都为负片(negtive)
4、设置完成可以再Visibility看到多出了两层:
GND和POWER
5、铺铜(可以放到布局后再做)
6、z-copy–>find面板选shape(因为铺铜是shape)–>option面板的copytoclass/subclass选择ETCH/GND(注意选择createdynamicshape)完成GND层覆铜
7、相同的方法完成POWER层覆铜
四、Allegro生成网表
1、重新生成索引编号:
tools–>annotate
2、DRC检查:
tools–>DesignRulesCheck,查看sessionlog。
3、生成网表:
tools–>createnetlist,产生的网表会保存到allegro文件夹,可以看一下sessionlog内容。
五、Allegro导入网表
1、file–>import–>logic–>designentryCIS(这里有一些选项可以设置导入网表对当前设计的影响)
2、选择网表路径,在allegro文件夹。
3、点击ImportCadence导入网表。
4、导入网表后可以再place–>manully–>placementlist选componentsbyrefdes查看导入的元件。
5、设置栅格点,所有的非电气层用一套,所有的电气层用一套。
注意手动放置元件采用的是非电气栅格点。
6、设置drawingoption,status选项会显示出没有摆放元件的数量,没有布线的网络数量
六、Allegro手工摆放元件
1、place–>manully–>componentsbyrefdes可以看到工程中的元件,可以利用selectionfilters进行筛选。
另外也可以手工摆放库里的元件。
还可以将对话框隐藏(hide),并且右键–>show就可以显示了。
2、如何镜像摆放到底层?
方法一:
先在option选mirror,在选器件
方法二:
先选器件,然后右键–>mirror
方法三:
setup–>drawingoption–>选中mirror,就可进行全局设置
方法四:
对于已摆放的零件,Edit–>mirror在find面板选中symbol,再选元件
这样放好元件后就会自动在底层。
3、如何进行旋转?
方法一:
对于已经摆放的元件,Edit–>move点击元件,然后右键–>rotate就可以旋转
方法二:
摆放的时候进行旋转,在option面板选择rotate
七、Allegro快速摆放元件
1、开素摆放元件:
place–>quickplace–>placeallcomponents
2、如何关闭和打开飞线?
关闭飞线:
Display–>BlankRats–>All关闭所有飞线
打开飞线:
Display–>ShowRats–>All打开所有飞线
3、快速找器件:
Find面板–>FindByName–>输入名字
八、Allegro布局基本知识
1、摆放的方法:
Edit–>move或mirror或rotate
2、关于电容滤波,当有大电容和小电容同时对一点滤波时,应该把从小电容拉出的线接到器件管脚。
即靠近管脚的为最小的电容。
3、各层颜色设置:
top–>粉色;bottom–>蓝色;
九、约束规则的设置概要
1、约束的设置:
setup–>constrains–>setstandardvalues可以设置线宽,线间距。
间距包括:
pintopin、linetopin、linetoline等
2、主要用spacingruleset和physicalruleset来设置线距、线宽及过孔规则。
3、Spacingruleset主要设置线距规则。
4、Physicalruleset主要设置线宽及过孔规则。
十、约束规则设置具体方法
1、在进行设置时,注意在ConstrainSetName选择Default。
这样只要是没有特殊指定的网络,都是按照这个规则来的。
2、一般设置规则:
pintopin为6mil,其他为8mil。
3、PhysicalRule中设置最大线宽,最小线宽,颈状线(neck),差分对设置(这里设置的优先级比较低,可以不管,等以后专门对差分对进行设置),T型连接的位置,指定过孔
4、添加一个线宽约束:
先添加一个ConstraintSetName,在以具体网络相对应。
十一、区域规则设置
1、设定特定区域的规则,例如,对于BGA器件的引脚处需要设置线宽要窄一些,线间距也要窄一些。
2、setup–>constraints–>constraintareas–>选中arearsrequireaTYPEproperty–>add可以看到options面板的class/subclass为BoardGeometry/Constraint_Area–>在制定区域画一个矩形–>点击矩形框,调出editproperty–>指定间距(netspacingtype)和线宽(netphysicaltype)–>在assignmenttable进行指定
十二、创建总线
1、打开约束管理器Setup->Electronicalconstraintspreadsheet)
2、显示指定网络飞线:
Display–>showrats–>net然后在约束管理器中选择要显示的网络
3、如果要设置等长线,但是在线上有端接电阻,那么需要进行设置(xnet),使得计算的时候跨过端接电阻。
这就需要为每一个端接电阻设置仿真模型库,设置完成以后,就可以在约束管理器中的看到网络变为了xnet
4、添加信号仿真模型库:
Analyze–>SI/EMISim–>Library添加模型库–>Addexistinglibrary–>locallibrarypath
5、对每个新建添加模型:
Analyze–>SI/EMISim–>Model会显示出工程中的器件,然后为每个器件添加仿真模型。
对于系统库里面的元件有自己的模型库,可以利用AutoSetup自动完成。
对于系统库里面没有的模型,选择findmodel
6、在约束管理器中,点击object–>右键,即可利用filter选择需要选择的网络,可以选择差分对,xnet等。
7、创建总线:
在约束管理器中,选择net–>routing–>wiring然后选择需要创建为总线的网络–>右键,create–>bus
十三、设置拓扑约束
十四、线长约束规则设置
1、对线长的要求,实际就是设置延时,可以按照长度来设置,也可以按照延时来设置
2、打开约束管理器Setup–>Electronicconstraintset–>Allconstraint–>User–defined选择在设置拓扑结构时设置好的网络–>右键选择SigXplore–>在prodelay里选择。
也就是说如果要想设置线长约束,需要先定义一个拓扑结构,然后再指定这个拓扑结构的网络约束。
十五、相对延迟约束规则设置(即等长设置)
1、在设置相对延迟约束之前也需要先建立拓扑约束
2、在拓扑约束对话框–>setconstraint–>RelPropDelay设定一个新规则的名称–>指定网络起点和终点–>选择local(对于T型网络的两个分支选择此选项)和global(对于总线型信号)
十六、布线准备
1、设置颜色:
Display–>color/visibility其中group主要设置:
stack-up,geometry,component,area
2、高亮设置:
Display–>color/visibility–>display选项:
temporaryhighlight和permanenthighlight然后再在display–>highlight选择网络就可以高亮了。
但是此时高亮的时候是虚线,可能看不清,可以在setup–>userpreferences–>display–>display_nohilitefont打开此选项也可以设置display_drcfill,将DRC显示也表示为实现,容易看到。
另外DRC标志大小的设置在setup–>drawingoption–>display–>DRCmarkersize
3、布局的时候设置的栅格点要打一些,在布线的时候,栅格点要小一些
4、执行每一个命令的时候,注意控制面板的选项,包括option,find,visibility
5、不同颜色高亮不同的网络:
displayhighlight–>find面板选择net–>option面板选择颜色,然后再去点击网络。
十七、差分布线
1、差分线走线:
route–>conect然后选择差分对中的一个引脚,如果已经定义了差分对,就会自动进行差分对布线。
2、如果在差分布线时想变为单端走线,可以点击右键:
singletracemode
十八、蛇形走线
1、群组走线:
route–>选择需要布线的飞线这样就可以多根线一起走线了–>但快到走线的目的焊盘时,右键–>finish可以自动完成–>再利用slide进行修线
2、常用的修线命令:
(1)、edit–>delete然后再find中可以选择Cline(删除整跟线)、vias、ClineSegs(只删除其中的一段)
(2)、route–>slide移动走线
(3)、route–>spreadbetweenvoids并在控制面板的options栏输入voidclearance即可进行自动避让。
十九、铺铜
1、建议初学者内电层用正片,因为这样就不用考虑flash焊盘,这时候所有的过孔和通孔该连内电层的就连到内电层,不该连的就不连。
而如果用负片,那么如果做焊盘的时候如果没有做flash焊盘,那么板子就废了。
2、在外层铺铜:
shape–>rectangular然后再option中进行设置
(1)、动态铜(dynamiccopper)
(2)、制定铜皮要连接的网络
3、铺铜后如何编辑边界:
shape–>editboundary就可以对铜皮就行修改边界
4、如何删除铜皮:
edit–>dele
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Allegro 原理图 PCB 设计 流程 学习指南
![提示](https://static.bdocx.com/images/bang_tan.gif)