基于tdcma实验教学系统的模型计算机的设计与实现大学论文.docx
- 文档编号:2057408
- 上传时间:2022-10-26
- 格式:DOCX
- 页数:33
- 大小:679.54KB
基于tdcma实验教学系统的模型计算机的设计与实现大学论文.docx
《基于tdcma实验教学系统的模型计算机的设计与实现大学论文.docx》由会员分享,可在线阅读,更多相关《基于tdcma实验教学系统的模型计算机的设计与实现大学论文.docx(33页珍藏版)》请在冰豆网上搜索。
基于tdcma实验教学系统的模型计算机的设计与实现大学论文
第一章设计任务与要求
1、1设计题目
基于TD–CMA实验教学系统的模型计算机的设计与实现
1、2设计目的
计算机组成与结构课程设计是“计算机组成与结构”课程的后续设计性课程,通过设计一台模型计算机,使学生更好地理解计算机组成与结构课程的基本内容,掌握计算机设计与实现的基本方法,培养学生实验动手能力和创新意识,为以后进行计算机应用系统的设计与开发奠定基础。
1、3设计任务
在西安唐都科教仪器公司研发、生产的TD–CMA实验教学系统平台基础上,设计一个8位模型计算机系统,包括运算器,微程序控制器,存储器,简单输入/输出接口和设备。
要求学生自己定义一套简单的指令系统,制定系统的设计方案和实现方法。
在计算机组成原理与系统结构实验系统上搭建模型计算机系统,完成运算器、微程序控制器的设计调试任务,并用所设计的指令系统编写一个实现简单功能的程序,在搭建的模型机系统上输入、调试和运行程序。
最后总结实验结果,完善所设计的模型机系统方案和电路图,写出完整的设计报告。
1、4实验设备和环境
实验设备:
1.计算机组成原理与系统结构实验箱1台
2.PC机1台
软件环境:
4.操作系统:
WindowsXP
5.CMA(实验箱配套软件)
6.QuartusII5.0
1、5设计内容与要求
根据设计任务的要求,结合时间进度安排和考核方面的因素,将本次设计内容分为五个部分,各部分的具体设计内容和要求如下:
第二章运算器的设计与调试
1、设计内容:
1.设计一个8位模型计算机系统,包括运算器,微程序控制器,存储器、简单输入/输出设备、时序和启停等电路;
2.画出系统组成框图,指出各个部分的功能和实现途径;
3.针对所设计的模型机系统,每组学生自己定义一套简单的指令系统,给出助记符指令格式,分配指令的机器代码,指出指令的功能;
4.写出设计方案。
2、设计要求:
1.所设计的模型计算机系统为8位模型机,运算器为8位运算器,数据总线和地址总线都为8位,输入设备为8位开关,输出设备为8位发光二级管指示灯;
2.每组定义的指令系统为6至10条指令,必须包含本组运算器特有运算功能的指令,每组必须有两条以上指令与其他组不同;
3.每组提交设计方案,包括简单模型机的结构框图、指令系统、
2、1运算器原理图
图2-1运算器原理图
2、2设计思路
我们所设计的方案主要想实现两个数的加法运算、与运算、或运算、异或运算、或非运算和右移一位运算。
将第一个输入的数存储到寄存器R0,第二个输入的数存储到寄存器R1,再将两个寄存器中的数据分别放入到A、B两个暂存器中,实现两个数据的相加(相与\或\异或\或非\右移)运算,通过三个控制信号(S2、S1、S0)选择将要输出哪个运算的结果,将其结果存入R0,输出结果要经过一个三态门,由控制信号(ALU_B)决定是否输出,当ALU_B为低电平时输出数据。
2、3指令系统
表2-2-1
指令格式
指令操作码及二进制代码
功能
IN
IN——00000000(00H)
输入数据到R0
ADDR0,R1;
ADD——00100000(20H)
R0与R1相加结果送入R0
SHRR0,1;
SHR——00110000(30H)
R0逻辑右移一位结果送入R0
ORR0,R1;
OR——01000000(40H)
R0与R1相或结果送入R0
ANDR0,R1;
AND——01010000(50H)
R0与R1相与结果送入R0
XORR0,R1;
XOR——01100000(60H)
R0和R1异或结果送入R0
NORR0,R1;
NOR——01110000(70H)
R0和R1或非结果送入R0
OUTR0;
OUT——10000000(80H)
将R0输出到LED
HLT
HLT——10010000(90H)
停机
2、4运算器使用到的芯片设计
2、4.174273芯片
(1)74273芯片
图2-4-174273芯片
(2)74273芯片的内部结构图
图2-4-274273芯片的内部结构图
(3)74273芯片的作用
74273数据锁存器,实现数据的存储。
2、4.374244芯片
(1)74244芯片
图2-4-374244芯片
(2)74244芯片的内部结构图
图2-4-474244芯片的内部结构图
(3)74244芯片的作用
74244数据缓冲器,实现数据存储及三态控制。
2、4.4芯片的总线连接线路图及说明
图2-4-5实现寄存器R0的功能
图2-4-6实现寄存器R1的功能
图2-4-7实现暂存器A的功能
图2-4-8实现暂存器B的功能
2、5运算器的功能设计及原理图
2、5.1加法运算器
图2-5-1一位全加器
图2-5-2一位全加器芯片
图2-5-3由8个一位全加器构成的8位全加器
图2-5-48位全加器芯片
2、5.2与运算
图2-5-58位与运算
图2-5-68位与运算芯片
2、5.3或运算
图2-5-78位或运算
图2-5-88位或运算芯片
2、5.4异或运算
图2-5-98位异或运算
图2-5-108位异或运算芯片
2、5.5或非运算
图2-5-118位或非运算
图2-5-128位或非芯片
2、5.6右移一位运算
图2-5-13右移一位运算
图2-5-14右移一位芯片
2、6运算器总体连接线路图
图2-6运算器总体连接线路图
2、7运算器调试
编译结果:
0错误,6警告。
第三章微程序控制器的设计与调试
3、1微程序流程图
图3-1微程序流程图
3、2指令系统及功能表
表3-2-1
指令格式
指令操作码及二进制代码
功能
IN
IN——00000000(00H)
输入数据到R0
ADDR0,R1;
ADD——00100000(20H)
R0与R1相加结果送入R0
SHRR0,1;
SHR——00110000(30H)
R0逻辑右移一位结果送入R0
ORR0,R1;
OR——01000000(40H)
R0与R1相或结果送入R0
ANDR0,R1;
AND——01010000(50H)
R0与R1相与结果送入R0
XORR0,R1;
XOR——01100000(60H)
R0和R1异或结果送入R0
NORR0,R1;
NOR——01110000(70H)
R0和R1或非结果送入R0
OUTR0;
OUT——10000000(80H)
将R0输出到LED
HLT
HLT——10010000(90H)
停机
表3-2-2
运算类型
S2S1S0
CN
功能
逻辑运算
100
X
F=AB
010
X
F=A+B
110
X
异或
001
X
或非
移位运算
101
0
F=A逻辑右移一位
算术运算
111
X
F=A加B加FC
3、3控制器的微指令格式及二进制代码表
(1)微指令格式
表3-3-1微指令格式
23
22
21
20
19
18-15
14-12
11-9
8-6
5-0
M23
M22
WR
RD
IOM
S3-S0
A字段
B字段
C字段
Ma5-Ma0
A字段B字段C字段
14
13
12
选择
11
10
9
选择
8
7
6
选择
0
0
0
NOP
0
0
0
NOP
0
0
0
NOP
0
0
1
LDA
0
0
1
ALU_B
0
0
1
P<1>
0
1
0
LDB
0
1
0
R0_B
0
1
0
保留
0
1
1
LDR0
0
1
1
R1_B
0
1
1
保留
1
0
0
LDR1
1
0
0
保留
1
0
0
保留
1
0
1
保留
1
0
1
保留
1
0
1
保留
1
1
0
保留
1
1
0
保留
1
1
0
保留
1
1
1
LDIR
1
1
1
保留
1
1
1
保留
表3-3-2
地址
十个进制
高五位
S3-S0
A字段
B字段
C字段
MA5-MA0
00
000001
00000
0000
000
000
000
000001
01
007070
00000
0000
111
000
001
110000
02
184001
00011
0000
100
000
000
000001
03
002604
00000
0000
010
011
000
000100
04
03B201
00000
0111
011
001
000
000001
05
02B201
00000
0101
011
001
000
000001
06
002607
00000
0000
010
011
000
000111
07
013201
00000
0010
011
001
000
000001
08
002609
00000
0000
010
011
000
001001
09
023201
00000
0100
011
001
000
000001
10
002611
00000
0000
010
011
000
010001
11
033201
00000
0010
011
001
000
000001
12
002613
00000
0000
010
011
000
010011
13
00B201
00000
0001
011
001
000
000001
30
183002
00011
0000
011
000
000
000010
32
001403
00000
0000
001
010
000
000011
33
001405
00000
0000
001
010
000
000101
34
001406
00000
0000
001
010
000
000110
35
001408
00000
0000
001
010
000
001000
36
001410
00000
0000
001
010
000
010000
37
001412
00000
0000
001
010
000
010010
38
280401
00101
0000
000
010
000
000001
39
000039
00000
0000
000
000
000
111001
3、4控制器调试连接线路图
图4-4实验接线图
3、5控制器微
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 tdcma 实验教学 系统 模型 计算机 设计 实现 大学 论文