MOS的物理机制Word文档下载推荐.docx
- 文档编号:20495210
- 上传时间:2023-01-23
- 格式:DOCX
- 页数:21
- 大小:37.64KB
MOS的物理机制Word文档下载推荐.docx
《MOS的物理机制Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《MOS的物理机制Word文档下载推荐.docx(21页珍藏版)》请在冰豆网上搜索。
沟道的截面积为A;
沟道的电子浓度为n.
•理想MOSFET的输出伏安特性计算~
沟道电流ID是沟道中的面电荷密度Qn(y)漂移运动的结果:
ID=ZXqnμnE(y)=Qn(y)ZμnE(y),
代入Qn(y)与电压的关系,并把E(y)用电压来表示为dV(y)/dy,即有
ID=ZμnCi[VGS-VT-V(y)]dV(y)/dy,
积分之∫IDdy=ZμnCi∫[VGS-VT-V(y)]dV(y),
[积分限:
y=0~L,V=0~VDS]
则得到ID=(ZμnCi/L){(VGS-2ψB-VD/2)VDS-
(2γ/3)×
[(VDS+2ψB)3/2-(2ψB)3/2]},
ID≈(mZμnCi/L){(VGS-VT)VDS-VDS2}
=mβ{(VGS-VT)VDS-VDS2}(Sah方程),
其中γ≡(2εε0qNA)1/2/Ci称为衬偏系数;
对较小的NA,m=1/2.
β=ZμnCi/L.
①当VDS较小时,有线性特性:
ID=(ZμnCi/L){VGS-2ψB-[2εε0qNA(2ψB)]1/2/Ci}VDS
=β(VGS-VT)VDS∝VDS,
当VGS=2ψB-[2εε0qNA(2ψB)]1/2/Ci≡VT时,ID=0,即沟道夹断,这时
的栅电压就是阈值电压(夹断电压).
线性区的跨导为gm=(ZμnCi/L)VDS.
系数(ZμnCi/L)称为器件的增益因子(或导电因子).
②饱和区:
由dID/dVDS=0=β[(VGS-VT)–VDS],
得到饱和电压VDSat=VGS-VT.
把VDSat代入到ID表示式中,求得饱和电流为
IDSat=(β/2)(VGS-VT)2∝VGS2.
可见,饱和电流与VDS无关,而与VGS有抛物线关系;
而且饱和电压VDSat随着VGS
的增大而升高.
•长沟道MOSFET的电流饱和机理:
随着VDS的增加,夹断点逐渐从漏端移向源端(夹断区扩大);
所增加的电压
(VDS-VDsat)就降落在夹断区上(使电场↑),而未夹断的沟道上的电压基本上维
持在VDsat;
当电子从源端漂移到夹断点时,就被夹断区中的强电场拉到漏极,则
漏极电流基本上由未夹断的沟道区(有效沟道长度)决定,而有效沟道上的电压基本
不变,故电流饱和(实际上,由于有效沟道长度随VDS而变,类似BJT中的Early效应,
所以电流并不完全饱和,gD≠0).
饱和电流与VGS有抛物线关系;
饱和电压与VGS之间有线性关系.
实际mos的VT
•对于实际的MOSFET,需要考虑金属与半导体功函数之差、Si-SiO2系统中电荷的影响。
所以实际MOSFET的阈值电压中将要增加“平带电压”部分。
•平带电压:
由于金属-半导体功函数差φms和Si-SiO2系统中电荷Qf的影响,在VG=0时半导体
表面能带即发生弯曲.从而需要另外加上一定的电压(平带电压)才能使能带拉平.
对多晶硅栅电极(通常是高掺杂),Fermi势为
ψG≈±
0.56V[+用于p型,-用于n型栅].
•对VT的工艺控制问题:
目的是获得所需要的VT值和使VT值稳定.
主要技术是控制Si-SiO2系统中电荷Qf:
其中的固定正电荷(直接影响到VT值的大小)
与表面状态和氧化速度等有关(可达到<
1012cm-2);
而可动电荷(影响到VT值的稳定
性)与Na+等的沾污有关.因此特别需要注意在氧化等高温工艺过程中的清洁度.
•[计算例]
对n-沟的“n+多晶硅-SiO2-Si”MOSFET,已知NA=1016cm-3,SiO2厚度d=250Å
Qf/q=2×
1010cm-2,φms=-1.08V.计算:
①VT=?
②若要使VT增加到1V,要求注入B离子的剂量FB=?
(假定注入的受主在SiO2-Si界面上形成薄的负电荷层.)
解:
对理想MOS系统,可求得VT=-(QB/Ci)+2ψB=0.35+0.69=1.04V,
和Ci=εox/d=3.9×
8.85×
10-14/250×
10-8=1.38×
10-7F/cm2.
则实际的MOS系统,可求得
VT=[-1.08-2×
1010×
1.6×
10-19/1.38×
10-7]+1.04=-0.063V.
由于注入硼电荷将产生平带电压的变化为qFB/Ci,则阈值电压等于1时有:
1=(-0.063+qFB)/1.38×
10-7,
故FB=(1.38×
10-7/1.6×
10-19)1.063=9.1×
1011cm-2.
•实际MOSFET的伏安特性:
⑴非饱和区~由线性特性慢慢变成亚线性特性.
⑵饱和区~并不饱和(因为夹断以后的有效沟道长度随着VDS的增大而减短,致使
ID也随着增大;
同时漏区与沟道之间的耦合电容,使得当VDS增大时将在沟道中
感应出额外的电荷,致使沟道电导增大,从而ID也随着增大).
⑶击穿区~器件击穿的特点是:
击穿电压低于单个p-n结的击穿电压;
VGS越低,沟道
的厚度X(y)也越小,则越容易击穿;
击穿电压主要是受到沟道终点处表面附近内外
电场的影响(因此,为了提高VDS,有必要采取各种p-n结终端技术来减弱表面附近
的电场).
•常用栅极材料的ε值:
SiO2(3.8);
Si3N4(6.4);
Al2O3(>
7.5).
→a)MNOFET(栅绝缘层是50~60nmSiO2+Si3N4);
MAOFET(栅绝缘层是50~60nmSiO2+Al2O3).
b)MFSFET(栅绝缘层是高ε值的薄膜材料,如:
PZT[PbZrxTi1-xO3],SPT[SrBi2Ta2O3],
LAO[鋁酸镧],LAON[镧鋁氧氮]).
•材料的功函数值:
金属(独立/在MOS中)~
Al(4.1/3.2eV),Au(5.0/4.1eV),Ni(4.55/3.65eV).
半导体(掺杂1014cm-3和1016cm-3)(独立/在MOS中)~
n-Si(4.32,4.20/3.42,3.30eV),p-Si(4.82,4.49/3.92,4.04eV),
n-GaAs(4.44,4.31/3.54,3.41eV),p-GaAs(5.14,5.27/4.24,4.37eV).
例如,对Si-SiO2-Al系统:
Al的功函数是3.2eV,与各种掺杂半导体的都不同,故
热平衡时半导体表面的能带将发生弯曲.
•p-沟耗尽型FET的制作技术:
先在n型衬底的表面上作一层薄反型层;
或用Al2O3/SiO2复合栅,利用膜中的负电荷效应.
•表面使沟道载流子迁移率降低的原因:
①VGS引起的纵向电场Ex把载流子吸到表面→表面散射使迁移率↓;
②VDS引起的横向电场Ey使迁移率与电场有关,甚至速度饱和(在短沟道
的小尺寸MOSFET中重要).
•阈值电压与温度的关系:
∵VT=VFB+2ψB-QB(2ψB)/Ci,
则dVT/dT≈{2-QB/(2CiψB)}(dψB/dT);
而ψB=±
(kT/q)ln(N/ni),ni∝T3/2exp[-Eg/2kT],
dψB/dT≈±
(1/T){│ψB│-Eg/2q};
∴dVT/dT≈±
(1/T)[QB/(2CiψB)-2]×
×
{│ψB│-Eg(T=0)/2q}.
①在温度升高时,EF趋于Ei,则表面更容易反型,即VT降低,dVT/dT<
0;
②提高衬底掺杂时,EF趋于能带边,使得EF随着温度的变化范围增大,从而
VT的温度稳定性差.
[n沟:
N=NA,取+;
p沟:
N=ND,取-;
而且采用Eg/2kT>
3/2条件.]
•MOSFET的性能与温度的关系:
都可通过S值、迁移率、阈值电压的各种温度关系来进行分析.例如ID与T的关系为:
⑴在VGS较高时~(VGS-VT)比较大,则VT影响很小,从而μ的温度关系使得
dID<
⑵在VGS较低时~(VGS-VT)比较小,则VT影响大,使得dID>
⑶在VGS中等时~VT和μ的温度关系都起作用,使得dID≈0.这时MOSFET的
温度稳定性很好.
•MOSFET的击穿电压:
有D-S击穿和G-S击穿两种.但因无二次击穿,故MOSFET的安全工作区比双极型
器件的要大.
•MOSFET的源-漏击穿电压BVDS:
与漏p-n+结的雪崩击穿电压和源-漏穿通电压有关,由其中的较小者决定.(对短沟道
MOSFET,还往往出现“沟道雪崩击穿”.)
①漏p-n+结的雪崩击穿电压~实际上低于单个p-n+结的击穿电压,常常只有25~40V.
(因为栅电极覆盖在漏区部分的下面附加有额外的电场,将首先发生击穿;
而且在
截止时,VGS为负,这更将使击穿电压下降.)
②源-漏势垒穿通电压VPT~当源和漏2个耗尽区相连通时,漏结中的电场即深入到
源结,则源区的电子可直接被拉入到漏区而形成很大的电流.VPT与衬底掺杂浓度
和沟道长度有关(对短沟道、衬底低掺杂的MOSFET,工作电压往往受到VPT的
限制):
根据p-n+结耗尽层宽度=[2ε(Vbi–V)/qNA]1/2=沟道长度L,
得到VPT≈(qNA/2ε)L2.
•MOSFET的源-栅击穿电压BVGS:
由栅SiO2层的耐压来决定.当SiO2层击穿时,在击穿点将产生高电流密度(106~
1010A/cm2)和高温(可达到4000K),使器件损坏.
(因为MOSFET的CGS很小,若有微量的电荷即可产生很强的电场,从而引起击穿.
故存储和使用MOSFET时要小心.)
①在SiO2层厚度TOX=1000~2000Å
时,BVGS=100~200V,有关系
BVGS=EOXTOX,SiO2层的临界击穿电场EOX=5×
106~10×
1016V/cm.
②实际上,因为SiO2的质量差别大,故在设计TOX时应该留有50%的安全系数.
(例如,TOX=1500Å
时,BVGS=75~150V.)
•栅跨导gm:
表征栅电压对漏极电流的控制能力,越大越好.
非饱和区~∵ID≈β{(VGS-VT)VDS-VDS2},β=ZμnCi/L,
∴gm=βVDS∝VDS.在电流饱和时,gm达到最大.
饱和区~∵IDSat=(β/2)(VGS-VT)2,
∴gmsat=β(VGS-VT)≡gmmax∝VGS.
最大gm与S-D电压无关,而随栅电压线性增大.
上述结论与实际情况的偏离:
㈠VGS的影响:
当VGS高到一定时,gmsat反而下降(是由于强的栅电场使μn
降低所致).
㈡VDS的影响:
当VDS高到一定时,沟道载流子的漂移速度饱和、迁移率下降,
从而gm降低.(在漂移速度饱和时,电流ID将降低[1+μnVDS/(Lvs)]–1倍;
相应地gm也降低[1+μnVDS/(Lvs)]–1倍.)
㈢串联电阻RS和RD的影响:
RS使得加到栅极上的有效栅-源电压降低为VGS’=VGS–IDRS,
RS和RD使得加到沟道上的有效漏-源电压降低为VDS’=VDS–ID(RS+RD);
则非饱和区的有效跨导为gm’=gm[1+gmRS+gD(RS+RD)]-1,
而饱和区的有效跨导为gm’=gm[1+gmRS]-1,
其中gD=β(VGS-VT)是线性区的漏电导.
提高gm的措施:
㈠结构上增大β:
加大(Z/L)[例如采用LDMOS或VDMOS结构];
提高μn[例如
采用n-MOS结构];
增大电容Ci[例如采用薄栅氧化膜和高介电常数氧化膜].
㈡提高VGS:
要求栅极耐压高,以提高饱和跨导.
㈢提高VDS:
要求S-D击穿电压高,以达到饱和状态而获得最大的跨导(gmsat).
㈣减小串联电阻RS和RD:
降低S和D区的体电阻以及欧姆接触电阻等.
•衬底跨导gmb:
考虑VBS的伏安特性,可在以下一般MOSFET的伏安特性中,把ψS=2ψB用
2ψB+│VBS│来代替即可.
ID=(ZμnCi/L){(VGS-2ψB-VD/2)VDS-(2γ/3)×
[(VDS+2ψB)3/2-(2ψB)3/2]}.
从而可求得gmb∝[(VDS+2ψB+│VBS│)1/2-(2ψB+│VBS│)1/2].
•漏电导gD:
表征S-D电压对漏极电流的控制能力.
①非饱和区~gD=β(VGS–VT–VDS)∝(–VDS),gD随VDS的增大而线性减小;
当VDS很小时,在gD表式中可略去VDS,即得到线性区的漏电导(正好等于gmsat)
gDL=β(VGS–VT).
而MOSFET的导通电阻Ron=VDS/ID](VDS很小)=1/[β(VGS–VT)].
线性区的漏电导正好等于导通电阻Ron的倒数;
有gmsat=gDL=1/Ron.
(实际MOSFET的导通电阻应该=Ron+RS+RD.)
②饱和区~理想MOSFET的饱和特性与VDS无关,则饱和区的漏电导=0,动态电阻
为∞.但实际上特性并不饱和(沟道长度调制效应和漏区电场静电反馈效应所致),
故动态电阻为有限值.
•“亚阈”概念~
在VGS≤VT、但ψS≈ψB(即表面为弱反型)时,器件仍通过一定的电流~亚阈
电流.该状态具有低压和低功耗优点→逻辑应用很好.
•亚阈电流与栅电压的关系:
①因ψS=VGS–VT,则ID∝exp(qψS/kT)∝exp(q[VGS–VT]/kT);
但在VGS>
VT(即ψS>
2ψFB)时,ID与VGS有线性或平方关系(非亚阈电流).
②在VDS>
3kT/q时,ID与VDS的关系不大.
③在实际工作电压范围内,ID基本上决定于VGS(有指数关系).
•影响S值的有关因素:
①衬底反偏压的影响:
使CD减小,则S↓;
②界面陷阱的影响:
将增加一个与CD并联的陷阱电容,使S↑;
③温度的影响:
T↑使S↑.
因此,为了提高MOSFET的亚阈区工作速度(减小S),就应当加上一定的衬偏电压和
减小界面陷阱.
•结构设计考虑要点:
①减小沟道长度L,以提高增益、跨导和改善频率响应;
②减小源和漏的结深rj,以削弱短沟道效应;
③减小寄生电容等,以提高fT;
④增大宽长比Z/L,以降低导通电阻、增大电流容量和提高饱和区的跨导;
⑤提高电压和电流,以提高功率.
•HMOS(high-performanceMOS)的优点和缺点:
单注入HMOS的优点~用浅注入来控制VT;
等效使源和漏的结深减小,短沟道效应
减弱.
双注入HMOS的优点~浅注入层用来控制VT,深注入层用来防止S-D穿通;
等效使
源和漏的结深减小.
缺点~使半导体表面势垒电容增加,S值增大,亚阈特性变差.
•凹沟MOSFET(recessed-channelMOSFET)的优点和缺点:
优点~等效使源和漏的结深减小,短沟道效应减弱.
缺点~VT的控制较困难(因为VT主要决定于A和B点处的形状与SiO2层的厚度);
热电子注入到SiO2中的可能性增加.
•Schottky势垒源和漏的MOSFET的优点和缺点:
优点~等效使源和漏的结深→0,短沟道效应很弱;
源和漏接触的高导电性,使串联
电阻降低;
源和漏接触的制作不需要高温退火,保证了SiO2层的质量不变和几何
图形不发生畸变;
对单极性的CdS等半导体,可用此接触来克服制作p-n结的困难.
缺点~为了提高VDS,要求表面处理工艺高;
对Si-MOSFET而言,一般只能作成p-
沟MOSFET(因为电极材料常用的是PtSi,与p-型Si的Schottky势垒高度只有
0.25eV,与n-型Si的Schottky势垒高度有0.85eV).
•双扩散横向MOSFET(LDMOS)或双注入MOSFET(DIMOS)的优点和缺点:
这是功率MOSFET和功率IC的基本结构.
优点~沟长L与光刻精度无关(主要决定于杂质扩散精度或多晶硅栅掩蔽注入的
精度),则可控制L到1μm以下;
较高掺杂的p+区把源区和漏区隔开来了,使S-D
之间不容易穿通,则耐压提高;
轻掺杂n-区的表面导电很好,电子容易达到饱和
速度;
n-区可承受较高的电压,则提高了击穿电压;
在漏结附近,击穿电压提高,
而电离倍增和热电子注入效应降低;
电极均在同一表面上,容易集成.
缺点~VT的控制较困难(VT主要决定于p+区表面的掺杂浓度);
沟道区是高掺杂区,
表面电容较大,则S值较大,亚阈特性较差;
管芯占用面积较大,频率特性也受到
影响.
•绝缘栅双极型晶体管(IGBT)的优点和缺点:
优点~p+漏区往沟道注入空穴,使n-区表面电导调变,导通电阻降低,比较好的克
服了LDMOS导通电阻高的缺点;
较宽的n-区可承受很高的电压,使耐压提高;
若
把漏区再加进几个n+层,使漏结对电子的阻挡作用降低,则可进一步减小导通电阻.
缺点~因为有两种载流子参与导电,则器件的工作速度将要受到少数载流子寿命
的限制(少子存储使关断时间增长);
存在有寄生晶闸管——MOS栅控的p+npn+
四层可控硅结构,使得最大工作电流受到此寄生晶闸管闭锁效应的限制(可通过
短路发射结来消除).
•垂直导电扩散MOSFET(VDMOSFET)的优点和缺点:
这也是功率MOSFET的一种基本结构.
优点~比LDMOSFET占用的面积小,相应频率特性也得以改善;
L与光刻精度无关,
可使L减短;
n-漂移区使S-D不容易穿通,则耐压提高;
可多个单元并联,使电流容
量增大;
采用六角形分布的图形(HEXFET),可使沟道宽度增大,导通电阻降低;
工艺上也与LSI多晶硅技术相容.
缺点~从工作原理上,VDMOSFET=MOSFET+JFET,而n-漂移区相当于JFET
的沟道,因此n-漂移区的宽度和掺杂浓度对器件性能的影响较大;
因为n-漂移区
的电阻率较高(无电导调变),而且p区下面有的部分未导电,故导通电阻仍然比较
大,影响输出功率;
p-n-结的耐压以及表面击穿对器件的影响较大.
[注]:
若把漏极的n+区改换为p+区,则成为垂直导电的IGBT,有较小的导通电阻;
但是
开关速度却有所降低.
•垂直导电V形槽MOSFET(VV-MOSFET)的优点和缺点:
优点~基本上与VDMOSFET的相同.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- MOS 物理 机制