北邮数字逻辑期中试题及参考答案Word格式.docx

北邮数字逻辑期中试题及参考答案Word格式.docx

《北邮数字逻辑期中试题及参考答案Word格式.docx》由会员分享，可在线阅读，更多相关《北邮数字逻辑期中试题及参考答案Word格式.docx（25页珍藏版）》请在冰豆网上搜索。

CMOS4000 

系列的逻辑门驱动 

TTL74 

系列的逻辑门，驱动门

与负载门之间的电平匹配不存在问题（√）

5. 

根据表 

与负载门之间的电流驱动能力不存在问题（╳）

表 

1-1 

常用的 

和 

CMOS 

门的典型参数

。

6．当 

i 

≠ 

j 

时，必有两个最小项之和 

m 

+m 

= 

0 

（╳）

ij

7. 

门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，

工作频率越高，静态功耗越大。

8. 

逻辑函数的表达式是不唯一的，但其标准的最小项之和的表达式是唯一的。

（√）

9．用数据分配器加上门电路可以实现任意的逻辑函数。

10.格雷 

BCD 

码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）

且是无权代码。

11．关于函数，下列说法中正确的有B。

A. 

不存在冒险；

B. 

存在静态逻辑冒险，需要加冗余项和进行消除；

C. 

存在静态功能冒险，需要加冗余项和进行消除；

D. 

当输入 

ABCD 

从 

0001→0100 

变化时存在静态逻辑冒险。

12.逻辑函数 

F=A⊕B 

G=A⊙B 

满足关系?

D?

F 

GB. 

+ 

G 

0C. 

gG 

1D. 

e 

13. 

若 

逻 

辑 

函 

数 

A, 

B, 

C） 

∑ 

m（1,2,3,6） 

G（ 

m（0,2,3,4,5,7） 

则

• 

=A。

m

2

3

B.1 

AB 

AB

14.若干个具有三态输出的电路输出端接到一点工作时，必须保证?

B?

A.任何时刻最多只能有一个电路处于高阻态，其余应处于工作态。

B.任何时刻最多只能有一个电路处于工作态，其余应处于高阻态。

C.任何时刻至少有一个电路处于高阻态，其余应处于工作态。

D.任何时刻至少有一个电路处于工作态，其余应处于高阻态。

15．可以用来传输连续变化的模拟信号的电路是D。

三态输出的门电路。

；

B. 

漏极开路的 

门电路；

ECL 

D. 

传输门

16．逻辑表达式的对偶式为B。

A．B.

C.D.

17．下列说法中正确的是D。

A．三态门的输出端可以直接并联，实现线或逻辑功能。

OC 

门的输出端可以直接并联，实现线或逻辑功能。

C．OD 

D．ECL 

18．某集成电路芯片，查手册知其最大输出低电平U=，最大输入低电平

OLmax

U=，最小输出高电平 

U=，最小输入高电平 

U=，则其低电平噪声容限

ILmaxOHminIHmin

U 

和高电平噪声容限 

分别是C。

NLNH

、、C. 

、、

19．下列说法中不属于组合电路的特点的是C。

组合电路由逻辑门构成；

组合电路不含记忆存储单元；

组合电路的输出到输入有反馈回路；

D.任何时刻组合电路的输出只与当时的输入有关，而与电路过去的输入无关。

20．在图 

的 

门电路中，输出为高电平的有D。

1

=1 

F

&

VDD

EN

4

5KΩ

A.B.C.D.

图 

1-1

答案汇总：

12345678910

╳╳√√╳╳╳√√√

11121314151617181920

BDABDBDCCD

二、（共 

12 

分）器件的内部电路如图 

2-1 

所示，A，B 

为输入，F 

为输出。

（1），

写出 

L、M、N、O、F 

点与输入 

A、B 

间的相对逻辑关系表达式。

（2），画出该器

件的符号。

解：

（1）L=ABM=CD

N 

CDO 

CD

O 

CDA

B

（10 

分）D

D 

'

T

1A

R

1B

L

2 

A

N

2B

D

V

CC

C

M

O

2-1

（2）

（2 

分）

三、（10 

分） 

请用最少的或非门设计一个检出 

8421BCD 

码能被 

整除的逻辑电

路（输入变量为 

ABCD，且提供反变量）：

（1）根据功能需求完成表 

3-1 

真值表的填写；

（2）并写出该函数的标准与或表达式（使用；

∑+∑形式）；

（3）将真值表填入图 

的卡诺图，并用卡诺图法简化为最简或与式；

（4）用或非门实现该函数，画出逻辑图。

3-1

输入输出

A 

C 

DF

00

01

11

01 

11 

真值表（2 

ABCD

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

1111

╳

∑m（0,4,8） 

∑ϕ 

（10,11,12,13,14,15）（2 

⨯

⋅ 

≥1 

四、（10 

分）请用代数法化简函数 

⊕ 

B（ 

ABD 

E 

） 

为最简

与或表达式，画出实现此逻辑函数的最简 

电路。

（化简 

8 

分，图 

五、（10 

分）TTL 

门构成的电路如图 

5-1 

所示，请给电阻 

R 

选择合适的阻值。

OHV 

OLmaxGG

13

ILIHCC

OHF 

“1”

OLGG

24

≥ 

G

5

≤ 

V 

CC 

- 

VOH 

min

OHIH

OL 

max

OL

m'

I

IL

n=2m=7m′=4

≤

nI 

mI

OH 

IH

min 

=

5 

⨯ 

0.2 

7 

0.04

2.94 

K 

Ω 

5-1

（5 

分/个）

V'

V5 

0.4

≥=≈ 

0.38K 

Ω

maxIL

（A+C）的标准与或表达式，并分别用译码器 

74LS138（输出低电平有效，功

能表见 

6-1）、数据选择器 

75LS153（功能表见 

6-2）、数据分配器 

74LS155（功

6-3）和最少的门电路实现此函数（输入不提供反变量，在图6-1 

所给

的符号图上完成） 

6-174LS138 

功能表表 

6-274LS153 

功能表

SA 

SB 

SC 

A2 

A1 

A0 

Y 

Y1 

3 

6 

7

100 

101 

ST 

A0

D3-D0 

Y

D0

D1

D2

D3

6-374LS155 

1ST

1F0

1F1 

1F2 

1F3

2ST

2F0

2F1 

2F2 

2F3

1D

2D

1D 

2D 

74LS138 

EN 

74LS153

S

2F 

2F

74LS155

1ST 

2ST 

CB

6-1

F=（A+B）（B+C）（A+C）

ABC 

ABC

=∑m（3，5，6，7）（2 

23

（18 

七、（10 

分）逻辑函数 

D） 

ACD 

已知该函数的约束条

件为 

， 

（1）将逻辑函数及约束条件填入图 

7-1，利用卡诺图将函

数化简为最简与或表达式；

（2）将逻辑函数及约束条件填入图 

7-2，利用卡诺图简化为最

简与或非表达式。

CD00

10 

7-1图 

7-2

（1）

（3 

AC 

八、（8 

分）由四位数码比较器 

7485（功能表见表 

8-1）和四位加法器 

74283 

构

成的电路如图 

8-1 

所示，若输入为 

2421BCD 

码，

（1）在真值表 

8-2 

中完成输出

的填写；

（2）说明该电路完成什么编码的转换。

7485 

的功能表

比较输入输出

a3 

b3a2 

b2a1 

b1a0 

b0 

S 

A>

BA<

BA=B

⨯⨯⨯⨯ 

⨯⨯⨯⨯ 

⨯⨯⨯ 

⨯010

a3=b3a2=b2a1=b1a0>

b0⨯⨯ 

⨯100

a3=b3a2=b2a1=b1a0<

b0⨯ 

a3=b3a2=b2a1=b1a0=b01 

0100

a3=b3a2=b2a1=b1a0=b00 

0010

1001

a3=b3a2=b2a1=b1a0=b0⨯ 

0000

0110

8-2

十进

制数

6

9

码 

码

I3I2I1I0 

Y3Y2Y1Y0

I3

I2

I1

I0

COMP

a2

a1

a0

A>

>

A=B

<

A<

b3

b2

b1

b0

A3

A2

A1

B3

B2

B1

B0

C3

C-1

∑

Y3

Y2

Y1

Y0

8-1

（1）（5 

（2）2421BCD----8421BCD（3