秋季数字电子技术题库电路题库Word格式.docx
- 文档编号:20460230
- 上传时间:2023-01-23
- 格式:DOCX
- 页数:22
- 大小:22.90KB
秋季数字电子技术题库电路题库Word格式.docx
《秋季数字电子技术题库电路题库Word格式.docx》由会员分享,可在线阅读,更多相关《秋季数字电子技术题库电路题库Word格式.docx(22页珍藏版)》请在冰豆网上搜索。
9、DAC单位量化电压的大1涪于Dn为()时,DAC输出的樹以电压值。
A、1
B、n
C、2n-1
D、2n
10、用不同数制的数字来表示2004,
最少的是(A).
A、
B、十进制
C、八进制
D、
11、如果把触发器的啊入濶妾到F,该触发器掘换成()触发器。
A、D
B、T
C、RS
D、「
正确答室:
A
12、组合电路设计的结果一1£
^^到().
A、逻辑电路图
B、电路的逻辑功能
C、电路的真值表
D、逻辑函数式
13、程序控制中,常用()电路作定时器。
A、计数器
13、程序控制中,常用()电路作定时器.
A、计数器
B、I:
嚴器
C、译码器
D、编码器
学生答室:
X
14、n位环形移位寄存器有效状态数据是().
A、n
C、4n
15、小容量的RAM内部存储矩阵数字于外部地址线数N的关系为().
A、2n
B、22n
C、>22n
D、<2n
16、两个开关控制一盏灯,只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是().
A、与非
B、或非
C、同或
D、异或
17、数字信号是().
A、时间和幅值上略变化的信号
B、时间和幅值上离散的信号
C、时间上连续、幅值上离1竣化的信号
D、时间上离散、幅值上的信号
B
18、数字电路中最常用的BCD©
^().
A、5421码
B、8421码
C、余3码
D、循环码
19、用卡诺图化筒具有无关项的逻辑函数时,若用圏法,在包围圈内的?
是按处理;
在包围圏外的?
是按处理。
A、1,1
B、1,0
C、0,0
D、不确定。
20、TTL与非门输出高电平的范醵().
A、>1.4V
B、>2.4V
C、>3.3V
D、=3.6V
21、TTL与E门阈值裁UT的耍曜(),
A、0.4V
B、1.4V
C、2V
D、2.4V
22、TTL与^门商电平输出电流IOH的参数规范值是().
A、200卩A
B、400卩A
C、800卩A
D、1000卩A
23、两个与非门构成的基本RS触发器,当Q==0时,当两个输入信号和时触发器的输出Q会().
A、变为0
B、顚1不变
C、顚。
不变
D、无疵定
24、如果把触发器的啲入蟾到F,该触发器掘换成()触发器,
D、T'
25、主从JKJ8J发器Q的状态是在时钟脉;
中CP()发生变化,
C、高电平
26、数字系统中,常用()电路,将输入脉;
中信發为等聞宽的脉;
中信号。
C、多嚥荡器
D、鲂定时器
27、数字系统中,鞋嗾确定时的电路是().
A、施密特媽器
28、若将输入脉;
中信發迟一段时间后输出,应用()电路.
29、555构成的多嚥荡器电路中,当R=R2时,欲使输出占空比约为50%,最筒单的办法是().
A、电容C婭
B、R2两端用g二极管
C、C-U端接地
D、VCC婭
30、从电路结构上看,时序电路必须含有().
A、门电路
B、存储电路
C、RC电路
D、译码电路
31、把36kHz的脉;
中信庭为Hz的脉;
中信号,若采用0进制集成计数器,则各级的分频系数为().
A、(3,6,10,10,10)
B、(4,9,10,10,10)
C、(3,12,10,10,10)
D、(6,3,10,10,10)
32、与倒T型电阻网络DAC相比,权电流网络D/牌换器的主要优点是消除了()对转换精度的影响。
A、网络电阻精度
B、模拟开关导通电阻
C、电流建立时间
D、加法器
33、如要将一个最大幅度为5.VB$)g信号转换为数字信号,要求输入每变化20mV,输出信号的最低G(LSB)发生变化,应选用()位ADC。
A、6
B、8
D、12
34、组合电路分析的结果是要获得().
35、“与非”逻果为"
0”的制帳该成的連().
A、入“0"
B、全辄入T
C、至少有一个输入“1-
D任一个输入“0”
36、十进制数36转换为十六进制数,结果为().
A、26
B、24
C、22
D、20
37、N变量的卡诺图中任一最小项应当有()相邻块。
A、2N
B、N
C、N+1
D、N-1
38、数字信号是().
39、数字电路中最常用的BCD©
是().
40、两个与非门构成的基本RS触发器,当Q==0时,当两个输入信号和时触发器的输出Q会().
B、保持1不变
C、保持不变
D、无法确定
41、电源电压VDD为OVMCMOS集成期开关可接通幅度为()的信号。
A、-10-0V
B、0-10V
C、0~VDD/2
D、>10V
42、组合电路分析的结果是要获得().
43、在设计过程中,逻辑函数化筒的目的是().
A、获得
B、用最少的逻辑器件完成设计
C、用最少的集电门完成设计
D、获得杪的成
44、74LS38W()个译码输入端。
B、3
C、8
D、无潮定
45、采用双地址译码且分时送入行和列地址信号DRAM内部存储矩阵的字数与外部地址绿n的关系T£
为().
C、>
22n
D、<
2n
46、电可擦除的PROM器件是().
A、EPROM
B、E2PROM
C、PLA
D、PAL
47、已知二输入逻辑门的输入A输出F的波形如下图所示,这是0^逻辑门的波形?
().
B、或^
D、与
C
48、三极管开关电路中,影响开关速度的主要因素是().
A、td
B、tr
C、ts
D、tf
49、标准TTL门关门电平之值为().
A、0.3V
B、0.5V
C、0.8V
D、1.2V
50、TTL与非门输出低电平的#参数规范值是(C).
A、<0.3V
B、>0.3V
C、《0.4V
D、=0.8V
51、基本RS触发器的输入直接控制输出状态,所以它不能成为(C)触发器。
A、直接置1,清0
B、直接置位、复位
C、同步
D、异步
52、数字系统中,能自行产生矩形波的电路是(C).
C、多谐振荡器
D、集成定时器
53、在环形振荡器中,为了降低振荡频率,通常在环形通道中串入(C),
A、更多非门
B、电感L
C、RC环节
D、大容量电容
54、555构成的多谐振荡器中,还可通过改变(C)端电压值使震荡周期改変.
A、VCC
B、RD
C、C-U
D、GND
55、在(C)揣加可变电压,可使555多跡荡器输出调频波。
A、RD
B、OUT
56、欲把一脉冲信哥斑8个CP后输出,宜采用(C)电路.
B、分频器
C、移位寄存器
D、脉冲发生器
57、欲把并行数据转换成串行数据,可用().
D、脉冲发生器
58、n位二制的A/D转换器可分辨出满量程值的(C)输入变化量.
A、1/(2n+1)
B、1/2n
C、1/(2n-1)
D、无潮定
59、如要把一个最大幅度位9.99VK模拟信号转换成数字信号,要求ADC的分辨率小于(C)mx:
.
D、12
60、格雷码的优点是(C).
A、代确
B、记忆方便
C、两组相邻代码之间只有一G不同
D、同时具备以上三者
61、律把并行数据转换成串行数据,可用().
B、分频器
C、移位寄存器
D、脉冲发生器
62、842BCDS0000表示的十进制数是().
A、131
B、103
C、87D、13
63、“或非”逻辑运具结果为"
0”的条件是该或项的变量().
B、
C、至少输入一个1
D、
64、格雷码的优点是().
C、两组相邻代码之间只有YZ不同
代确
记忆方便
两组相邻代码之间只有YZ不同
同时具备以上三者
65、用原码输出的停码器实现多输出逻辑函数,需要増加若干个().
A、非门
B、与非门
C、或门
D、晰门
66、用Mx4的DRAM芯片通过(C)扩展可以获得4Mx8的存储器。
C、复合
67、FPGA比较适合用在以(C)的数字系统。
A、复杂
B、控制为主
C、时序为主
D、较简单
68、处理(D)的电子电路顚{字电路。
A、交流电压信号
B、直流信号
C、曲信号
D、数字信号
69、用不同数制的数字来表示2007,
最少的是(D).
D、十六进制
70、格雷码与奇偶校验码又妍为(D).
A、有权码
B、符号码
C、无权码
D、可靠性代码
71、已知,选出下列可以肯定使的取值()。
A、ABC=011
B、BC=11
C、CD=10
D、BCD=111
D
72、二极管与门的两输入信号AB=()时,输出为高电平。
73、数字电路中,晶体管的工作于()状态。
A、放大
B、饱和
C、截止
D、开关
74、用三态门可以实现“总线链接,但其■使能■控制端应为().
A、固定接0
B、固定接1
C、同时使能
D、分时使用
75、如果把D触发器的输出反健连接到输入D,它输出Q的脉;
中波形的城为CP脉;
中频率的(D).
A、二倍频
B、不变
C、四分频
D、二分频
76、三态寄存器的()信号无效时,寄存器输出为有阻状态。
A、异步清零
B、输入使
C、CP
D、输出使能
77、改变()之值不会影响555构成单稳态触发器的定时时间tw。
A、电阻R
B、电容C
C、C-U端电位
D、电源VCC
78、把模拟量转换位数字量的转换器件称为().
A、数-模转换器
C.D/A转换器
D、ADC
79、把模拟戦换成为相
亨星的转换器件称为().
网51
80、(95)H表示().
A、二^数
B、十进制数
C、八进制数
D、十六进制数
81、两个开关控制一盏灯,用A和B为表示相应开关为闭合状态,如果只有两个开关都闭合时灯才不亮,则该电路的逻辑关系为().
A、同或
C、异或
D、与非
82、处理()的电子电路晶&
字电路。
83、不属于CMOS逻辑电路优点的提法是().
A、输出高低电平麒
B、电源适用范围宽
C、抗干扰能力强
D、电磁动能力强
84、0-4线优痛码器允许同时输入()踹扁码信号。
B、9
D、多
85、ROM可以用来存睇序、表格和大量固定数据,但它不可以用離现().
A、代码转换
B、逻辑函数
C、乘法运算
D、计数器
86、以下可编程逻辑器件中,集成密度最商的是().
A、PAL
B、GAL
C、HDPLD
D、FPGA
87、格雷码与奇偶校验码又畴为().
A、有权码
D、可靠性代码
二、判断(45分)
88、构成一个7进制计数器需要3个触发器()
正确
89、1001个“1.龄异或的结果是。
()
90、函数F连续取00次对偶,F不变。
91、正“与非”门也就是负“明E"
门.()
92、CMOS门的输出结构和TTL的类似,可以分成标准的、漏极开路及3魄出三种。
93、位倒T型电阻网络DAC的电阻网络的电阻取值有2种.()
94、触发器中,存在龄空翻唳的有钟控的触发器.()
95、为实现将JKJK发凝换为D触发器,应使J=D,K=D。
96、三极管作为开关使用时,螭商开关速度,可降低mi深度。
97、一个N位逐次逼近型A/D^换器完成一次转换要进行N次岐,需要N+2个时钟脉;
轧()
98、D/A转换器的位数越多,能够分辨的最小输出电压变化星就越小。
99、单稳态触发器它有一个稳态和暂稳态()
x
100、主从JKJI4发器在CP=期间,存在一次性变化.()
101、D/A转换器的位数越多,能够分辨的最小输出电压变化量就越小。
102、利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN只短暂的过渡状态,不能稳定而是立刻变为0状态。
103、在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。
104、约束项就是逻辑函数中不允许出现的变星取值组合,用卡诺图化简时,可将约束项当作,也可当作0.()
105、计数器除了能7輪入脉;
中进行计数,还能作为分频器用.()
106、优痛码器只对同时输入的信号中的优先细!
]最有的ffM謳。
107、在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。
108、约束项就是逻辑函数中不允许出现的变星取值组合,用卡诺图化简时,可将约束项当作,也可当作0.()
109、优先编码器只对同时输入的信号中的优先细!
110、八位二进制数可以表示256种不同状态。
111、多个三态门的输出端相链接到一根总线上,使用时须只让一个三态门传送信号,其他门处于高阻状态。
113、译码器哪个输出信号有效取决于译码器的地址输入信号。
114、五进制计数器的有效状态为五个。
115、RS触发器、JK发器均具有状态翻转功能
错
116、D/A的含义是模数转换()
117已知逻辑A+B=A+C,则B=CO()
118、八路数据分配器的地址输入(选择控制)端有8个。
119、逻辑变星的取值,比0大。
120、A+AB=A+B()
121、多谐振荡器有两个稳态。
122、D/A转换器是将模拟量转换成数字量
()正确答室:
123、主从RS触发器在。
&
期间,R、S之间不存在约束。
124、逻辑变量的取值,比0大。
错
125、八路数据分配器的地址输入(选择控制)端有8个。
126、因为逻辑表达式A+B+AB=A+B成立,所以AB=O成立。
127、时序电路不含有记忆功能的器件•()正确答室:
128、时序电路不含有记忆功能的器件•()
129、BCD码即842码。
130、TTL与非门与CMOgE门的逻朝跻一样。
131、二进制数00和二进制代码00都表示十进制数。
132、三态门输出为有阻时,g出线上电压为高电平。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 秋季 数字 电子技术 题库 电路
![提示](https://static.bdocx.com/images/bang_tan.gif)