VLSI 测试综述.docx
- 文档编号:2040045
- 上传时间:2022-10-26
- 格式:DOCX
- 页数:29
- 大小:34.41KB
VLSI 测试综述.docx
《VLSI 测试综述.docx》由会员分享,可在线阅读,更多相关《VLSI 测试综述.docx(29页珍藏版)》请在冰豆网上搜索。
VLSI测试综述
VLSI测试综述
李华伟
摘要本文在综述基本的VLSI测试方法和可测试性设计技术的基础上,对基于核的片上系统的可测试性
设计和测试方法进行简单介绍。
最后,通过分析集成电路设计和制造工艺的发展给测试带来的影响,展望
VLSI/SOC测试技术的发展方向。
关键词VLSI,SOC,测试,可测试性设计
1电子产品实现过程中的测试问题
有句古老的格言说:
“是人就会犯错误。
”为了让不“完美”的人制造出相对“完美”的
产品来,就有了“测试”的概念,它被广泛地应用于人类的生产活动中。
电子测试技术,就
是应电子产品设计和制造的需求而产生和发展起来的、有着四十多年历史的一个应用科学领
域。
电子产品从质量和经济两个方面受益于测试技术的发展和应用。
质量和经济实际上是一
个产品不可分割的两个属性。
最优化(optimized)的质量,意味着以最小的成本满足了用户的
需求。
一个好的测试过程能够在次品到达用户手中之前把它们淘汰出来。
生产这些次品的费
用往往会被转嫁到好产品的出售价格中,如果次品太多,那么少数好产品的价格就会过于昂
贵。
如果一个电子产品的设计工程师荒苌羁汤斫獠返闹圃旌?
aid="sogousnap0_14">测试过程背后的物理原理,
很难想象他能设计出高质量的产品来。
一个电子产品的设计是从确定用户需求开始的,用户需求来自于某项特殊应用需要完成
的功能。
根据用户需求书写产品规范,它一般包括以下内容:
功能定义(输入输出特征)、
操作特征(功耗、频率、噪声等)、物理特征(例如封装)、环境特征(温度、湿度、可靠性
等)以及其他特征(成本、价格等)。
有了详细的功能规范,就可以开始具体的设计了,它
也分为几个阶段。
第一个阶段是体系结构设计,即为实现目标功能制定一个由若干可实现的
功能块构成的系统级结构。
第二个阶段称为逻辑设计,进一步将各功能块分解成逻辑门。
最
后是物理设计,用物理器件(例如晶体管)来实现逻辑门,产生一个芯片版图。
物理版图被
转化成光掩模,送到硅片制造生产线上加工成芯片。
在加工过程中,材料的不纯和缺陷、设
备的不完善以及人为的失误等等都是引起故障的原因,因此芯片制造出来后的生产测试是必
不可少的。
测试的另一个重要功能是制造过程诊断(processdiagnosis)。
对每个故障芯片,
必须分析引起故障的原因是由于制造过程的问题、还是设计或者测试本身的问题、甚至可能
一开始制定规范时就有问题。
对故障芯片的分析称为失效模式分析(failuremodeanalysis,
简称FMA),可以有许多不同的测试手段,包括使用光电显微镜检查确定失效原因以改进工
艺过程。
图1是一个现实的超大规模集成电路(VeryLargeScaleIntegration,简称VLSI)芯片实
现过程,不同阶段之间的虚线表明了所涉及到的测试内容。
对用户需求和功能规范的测试通
常称为“审查”,对设计过程的测试称为“设计验证”,对制造过程的测试就是集成电路领域
常说的“测试”,也是本文所采用的测试的含义。
传统的测试方法是使用自动测试设备
(AutomaticTestEquipment,简称ATE或测试仪)对被测芯片施加测试向量,捕获芯片的
输出结果与预期的正确结果进行比较,以判断芯片中是否存在某一类型的故障。
但是,测试并不是等芯片制造出来才考虑的问题,特别是对一个复杂的系统,在设计过
程中就必须考虑是否能够开发出检测所有故障的测试集,测试开发的时间和难易程度,对每
个芯片进行测试的成本等问题。
这些问题与设计本身的特点密切相关。
因此,设计和测试开
发,是在图1中“书写功能规范”之后、“加工制造”之前的一个紧密结合的过程。
测试方
法的选择在设计中直接体现为可测试性设计(DesignForTestability,简称DFT),可测试性
设计已经成为一个现代数字系统设计中必不可少的成分,由于它对设计本身增加了硬件开
销,也会在不同程度上影响系统的性能,因此必须慎重考虑。
确定需求
审查
书写功能规范
审查
设计和测试开发
设计验证
加工制造
工艺过程测试
和失效模式分析
生产测试
失效模式分析
用户
给用户好的芯片
图1一个现实的VLSI芯片的实现过程
本文拟简单介绍基本的VLSI测试方法和可测试性设计技术,对基于核的片上系统
(Sy
2基本的VLSI测试技术和方法
据,例如一个10输入
的与
进的缺陷。
结构测试基于电路的结
构(
stem-On-a-Chip,简称SOC)的可测试性设计和测试方法只是略微涉及。
有兴趣的读者
可以阅读本文提供的参考文献。
本文最后将通过分析集成电路设计和制造工艺的发展给测试
带来的影响,试图对VLSI/SOC测试技术的发展方向进行展望。
根据测试对象,可以把测试分为功能测试和结构测试两大类。
功能测试针对电路实现的功能进行测试,往往需要大量的测试数
门,它的完全的功能测试需要2
10
个测试向量。
何况大多数现代电路的规模非常大。
因
此在芯片测试时如果使用功能测试会使得测试成本难以承受。
此外,对一个复杂的功能,如
果不用穷尽测试,其测试效果难以衡量。
但是功能测试在设计验证时非常必要。
由于设计验
证不是本文关注的内容,所以本文将不讨论功能测试。
在假定设计正确的情况下,测试只考虑制造过程中引
门的类型、连线、网表等)进行测试,通过芯片的输出管脚观察内部信号的状态。
它的
最大好处是可以开发各种测试产生算法自动地对电路产生测试向量,并且能够有效地评估测
试效果。
本节介绍结构测试涉及的基本概念和方法。
2.1故障模型
这是因为,电路中可能存在的物理缺陷具有多
样性
计层次可以有不同的故障
模型
L)的电路描述包含结构化的电路信息,
门级
fault
层次没有一定关系,但是可以用来表示其他故障模型所不能表
示的
2.2可测试性分析
bility)包含两个方面:
电路中信号的可控制性(controllability)
和可
量产生(AutomaticTestPatternGeneration,简称ATPG)
算法
结构测试一般需要基于一定的故障模型。
[1-4]。
并且,由于某些物理缺陷对电路功能的影响过于复杂,不能充分为人所理解,分
析的难度很大[5]。
而故障模型中的一个逻辑故障可以描述多种物理缺陷的行为,从而回避
了对物理缺陷分析的复杂度。
此外,大多数故障模型是独立于集成电路制造技术的,制造工
艺的发展并不会使得基于这些故障模型的测试和故障诊断方法失效。
当然,随着制造工艺的
发展,物理缺陷将变得更加复杂,将使得原有的故障模型不再像过去那么有效了,这时需要
定义新的故障模型来更精确地描述各种复杂的物理缺陷的行为。
故障的模型化与电路的模型化密切相关,因此对应于不同的设
。
行为级(behaviorallevel)又称为高级(highlevel)的电路描述主要涉及电路功能而
很少涉及硬件实现方面的细节,因此行为级的故障模型更多地用于基于模拟的设计验证。
存
储器的行为故障是一个例外,这是因为存储器的功能非常简单,在生产测试时穷尽的功能测
试是可能的。
后文将简单介绍存储器测试技术。
寄存器传输级(RegisterTransferLevel,简称RT
的电路描述包含更详细的门级网表,在这两个层次常用的故障模型是固定型故障(Stuck
Fault,简称SF)模型。
固定型故障是在VLSI测试中使用最早和最普遍的故障模型,它假
定电路中某个信号永久地固定为逻辑0或逻辑1,可以用来表征各种不同的物理缺陷[6]。
后
文对可测试性分析技术和测试产生技术的介绍都是基于固定型故障模型的。
此外,刻画信号
短路现象的桥接故障(bridgingfault)和刻画电路延迟失效行为的时延故障(delayfault)也
是在寄存器传输级和门级常使用的故障模型。
后文将对时延故障和时延测试方法简单介绍。
晶体管级的故障模型有固定开路故障(stuckopenfault)和固定短路故障(stuckshort
)等。
其他低层的故障还有模拟电路测试中使用的组件级故障(componentlevelfault)
等。
这些故贤ǔJ怯牍ひ障喙氐模孀胖圃旃ひ盏姆⒄梗枰ㄒ逍碌墓收侠锤返啬?
型化各种复杂的物理缺陷。
也有一些故障模型与设计
物理缺陷。
静态电流(quiescentcurrent,又称I
DDQ
)缺陷就是这样一种典型的故障模型,
后文将对I
DDQ
测试进行简单介绍。
电路的可测试性(testa
观测性(observability)。
信号的可控制性指将该信号设置成0或者1的难度,信号的可
观测性是指观察这个信号的状态的难度。
这两个概念对电路测试非常重要。
尽管电子束
(electronbeam)测试是可以扫描芯片获得内部信号的状态的,但这种测试非常昂贵,只有
在特殊需要时才会使用。
因此,对内部信号的置值必须通过设置电路的原始输入(Primary
Input,简称PI)完成,同样,观察内部信号的状态也必须通过将要观察的信号传播到原始
输出(PrimaryOutput,简称PO)。
可测试性分析技术对自动测试向
有重要的意义。
在测试产生过程中,当需要寻找一条从PI到当前信号线的通路、以便
控制当前信号线取某个信号值(0或1)时,需要根据信号线的可控制性进行优先选择;同
样,当需要寻找一条从当前信号线到PO的通路、以便观测当前信号线的状态时,需要根据
信号线的可观测性进行优先选择。
可测试性分析技术最好具有对电路的拓扑结构进行静态分
析(不需要测试向量)和线性复杂度分析两种特性,否则直接使用自动测试产生和故障模拟
技术就可以了。
Goldstein发明了SCOAP可测试性度量的方法[7],该方法具有线性复杂度。
他为每个信
号定
陷。
,行为级和RTL可测试性分析技术可以用于电路的自动可测试性综合。
文献[12]
使用
2.3测试产生
ATPG,它是产生测试一个电路所需要的输入激励的过程。
ATPG算法
除了
故障激励的难度。
故障效应
传播
图2扇出分支重汇聚引起的信号相关性
义了单独的0可控制性和1可控制性,分别刻画将一个信号线设置成0和1的难度。
SCOAP有一个重大的缺陷,就是没有考虑重汇聚的扇出分支上信号之间的依赖性,因此导
致分析的不精确性。
如图2所示,PI2扇出的3个分支在或门的输入端汇聚得到输出PO1,
很显然或门的3个输入的可控制性是相互影响的,而SCOAP没有考虑这种影响。
因此,
SCOAP在预言每个独立信号是否可测方面能力较弱,但是它在预言整个电路可以达到的故
障覆盖率方面非常有效[8]。
SCOAP使用的可测试性度量范围从0到无穷大,较大的值意味
着可测试性较差。
PI3
PO1
PI1
PI2
其他类型的可测试性度量是基于信号取值的概率的,在一定程度上弥补了SCOAP的缺
例如,使用随机向量获得某根信号线被设置成0(或1)的概率,得到0可控制性(或
1可控制性)。
门级的可测试性度量技术已经发展得非常成熟,有兴趣的读者可参考文献
[9-11]。
此外
数据流图(DataFlowGraph,简称DFG)来分析电路的可测试性。
DFG中,每个节点
表示一个寄存器,每条边表示连接两个寄存器的组合电路功能模块、或者到寄存器的原始输
入以及寄存器连接的原始输出端口。
DFG在寄存器传输级的可测试性分析和测试产生技术
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VLSI 测试综述 测试 综述