计算机学科专业基础综合组成原理存储器层次结构四docWord格式.docx
- 文档编号:20391911
- 上传时间:2023-01-22
- 格式:DOCX
- 页数:24
- 大小:29.90KB
计算机学科专业基础综合组成原理存储器层次结构四docWord格式.docx
《计算机学科专业基础综合组成原理存储器层次结构四docWord格式.docx》由会员分享,可在线阅读,更多相关《计算机学科专业基础综合组成原理存储器层次结构四docWord格式.docx(24页珍藏版)》请在冰豆网上搜索。
sum+=v[i];
returnsum;
}
∙A.对于变量i和sum,循环体具有良好的空间局部性
∙B.对于变量i、sum和v[N],循环体具有良好的空间局部性
∙C.对于变量i和sum,循环体具有良好的时间局部性
∙D.对于变量i、sum和v[N],循环体具有良好的时间局部性
5.下列关于Cache和虚拟存储器的说法中,错误的有______。
Ⅰ.当Cache失效(即不命中)时,处理器将会切换进程,以更新Cache中的内容
Ⅱ.当虚拟存储器失效(如缺页)时,处理器将会切换进程,以更新主存中的内容
Ⅲ.Cache和虚拟存储器由硬件和OS共同实现,对应用程序员均是透明的
Ⅳ.虚拟存储器的容量等于主存和辅存的容量之和
∙A.Ⅰ、Ⅳ
∙B.Ⅲ、Ⅳ
∙C.Ⅰ、Ⅱ、Ⅲ
∙D.Ⅰ、Ⅲ、Ⅳ
6.某计算机的存储系统由Cache—主存系统构成,Cache的存取周期为10ns,主存的存取周期为50ns。
在CPU执行一段程序时,Cache完成存取的次数为4800次,主存完成的存取次数为200次,该Cache—主存系统的效率是______。
[注:
计算机存取时,同时访问Cache和主存,Cache访问命中,则主存访问失效;
Cache访问未命中,则等待主存访问]
∙A.0.833
∙B.0.856
∙C.0.958
∙D.0.862
7.在页面尺寸为4KB的页式存储管理中,页表中的内容见下表,则物理地址32773对应的逻辑地址为______。
{{B}}页表中的内容{{/B}}
虚页号
页框号
2
1
5
7
3
8
9
11
∙A.32773
∙B.42773
∙C.12293
∙D.62773
8.设某按字节编址的计算机已配有00000H~07FFFH的ROM区,地址线为20位,若再用16K×
8位的RAM芯片构成剩下的RAM区08000H~FFFFFH,则需要这样的RAM芯片______片。
∙A.61
∙B.62
∙C.63
∙D.64
9.设存储器容量为32字,字长为64位。
模块数m=4,采用低位交叉方式。
存储周期T=200ns,数据总线宽度为64位,总线传输周期r=50ns。
该交叉存储器的带宽是______。
∙A.32×
107bit/s
∙B.8×
∙C.73×
∙D.18×
107bit/s
10.下列说法中,正确的是______。
Ⅰ.双端口存储器可以同时异步访问同一存储单元
Ⅱ.双端口存储器当两个端口的地址码相同时,必然会发生冲突
Ⅲ.高位多体交叉存储器的设计依据了程序的局部性原理
Ⅳ.高位四体交叉存储器可能在一个存储周期内连续访问4个模块
∙A.Ⅰ、Ⅲ
∙B.Ⅱ、Ⅲ
∙C.Ⅰ、Ⅳ
∙D.只有Ⅰ
11.已知单个存储体的存取周期为100ns,总线传输周期为25ns,则四体低位交叉编址的多模块存储器连续读出N个字需时______ns。
∙A.25N
∙B.100N
∙C.100+25(N-1)
∙D.无法确定
12.假定用若干个8K×
8位的芯片组成一个32K×
32位的存储器,则地址41F0H所在芯片的最大地址是______。
∙A.0000H
∙B.4FFFH
∙C.5FFFH
∙D.7FFFH
13.下列关于DRAM和SRAM的说法中,错误的是______。
Ⅰ.SRAM不是易失性存储器,而DRAM是易失性存储器
Ⅱ.DRAM比SRAM集成度更高,因此读写速度也更快
Ⅲ.主存只能由DRAM构成,而高速缓存只能由SRAM构成
Ⅳ.与SRAM相比,DRAM由于需要刷新,因此功耗较高
∙A.Ⅱ、Ⅲ、Ⅳ
∙B.Ⅰ、Ⅲ、Ⅳ
∙D.Ⅰ、Ⅱ、Ⅲ、Ⅳ
14.在Cache和主存构成的两级存储体系中,Cache的存取时间是100ns,主存的存取时间是1000ns,若希望有效(平均)存取时间不超过Cache存取时间的115%,则Cache的命中率至少应为______。
计算机存取时,先访问Cache,若访问未命中,再访问主存]
∙A.90.5%
∙B.95.5%
∙C.98.5%
∙D.99.5%
15.下列关于Cache的论述中,正确的是______。
∙A.Cache是一种介于主存和辅存之间的存储器
∙B.若访问Cache不命中,则用从主存中取到的数据块替换Cache中最近被访问过的数据块
∙C.Cache的命中率必须很高,一般要达到90%以上才能充分发挥其作用
∙D.Cache中的信息必须与主存中的信息时刻保持一致
16.在存储器芯片中,地址译码采用双译码方式是为了______。
∙A.扩大寻址范围
∙B.减少地址线所需要的根数
∙C.增加存储单元数目
∙D.减少存储单元选通线数目
17.既具有SRAM读写的灵活性和较快的访问速度,又在断电后可不丢失信息的ROM是______。
∙A.E2PROM
∙B.FLASH
∙C.EPROM
∙D.PROM
18.某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块)。
每个主存块大小为32B,按字节编址。
主存第129号单元所在主存块应装入到的Cache组号是______。
(编号都从0开始)
∙A.0
∙B.2
∙C.4
∙D.6
19.某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。
现要用2K×
8位的ROM芯片和4K×
4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是______。
∙A.1、15
∙B.2、15
∙C.1、30
∙D.2、30
20.存储芯片控制线中的片选线用来决定哪个存储芯片被选中。
下列说法中,正确的是______。
∙A.当主存储器只有一块存储芯片时,不需要片选信号
∙B.存储芯片的片选线数为1
∙C.存储芯片的片选线数为2或更多
21.某1K×
1位(32×
32矩阵)的存储芯片内部移码驱动方式采用“重合法”时,需要______根选择线才能选择存储芯片内的任一存储单元。
∙A.10
∙B.32
∙C.64
∙D.1024
22.设CPU有16根地址线和8根数据线。
主存地址空间分配:
6000H~67FFH为系统程序区;
6800H~6BFFH为用户程序区。
从下列存储芯片中,分别合理选用下述存储芯片______。
Ⅰ.1K×
4位RAMⅡ.2K×
8位RAMⅢ.8K×
8位RAM
Ⅳ.2K×
8位ROMⅤ.1K×
8位ROMⅥ.8K×
8位ROM
∙A.Ⅰ×
2用作系统程序区,Ⅳ×
1用作用户程序区
∙B.Ⅳ×
1用作系统程序区,Ⅰ×
2用作用户程序区
∙C.Ⅳ×
1用作系统程序区,Ⅴ×
∙D.Ⅱ×
1用作用户程序区
23.假定用若干个16K×
8位的存储器芯片组成一个64K×
32位的存储器,芯片内各单元连续编址,则地址BFFOH所在芯片中的最小地址为______。
∙A.4000H
∙B.6000H
∙C.8000H
∙D.A000H
24.假定主存地址位数为32位,按字节编址,主存和Cache之间采用直接映射方式,主存块大小为1个字,每字32位,写操作时采用全写(Write-Through)方式,则能存放32K字数据的Cache的总容量至少应有______。
∙A.1504Kbit
∙B.1536Kbit
∙C.1568Kbit
∙D.1600Kbit
25.假定一个分页虚拟存储系统的虚拟地址为40位,物理地址为36位,页大小为16KB,按字节编址。
若页表中有有效位、存储保护位、修改位、使用位共占4位,磁盘地址不在页表中,则该存储系统中每个进程的页表大小为______。
∙A.1MB
∙B.16MB
∙C.256MB
∙D.1G
26.已知CacheA采用直接映射方式,共16行,块大小为1个字节,缺失损失为8个时钟周期;
CacheB也采用直接映射方式,共4行,块大小为4个字节,缺失损失为11个时钟周期。
假设开始时Cache为空,按照字节寻址,那么下列访问地址序列中,CacheB具有更低的缺失率,但CacheB的总缺失损失反而比CacheA大的是______。
∙A.1,2,3,4
∙B.0,2,4,8,0
∙C.0,1,0,1,0,1
∙D.0,8,0,8,0,8
27.下图是某存储芯片的引脚图,这个存储芯片的类型是______,且图中的“?
”为______。
(注:
NC表示未用)
28.下列存储器中,CPU可随机访问的存储器有______。
Ⅰ.光盘存储器Ⅱ.主存储器
Ⅲ.机械硬盘Ⅳ.采用DRAM作为存储介质的固态硬盘
∙A.Ⅰ
∙B.Ⅱ、Ⅳ
∙C.Ⅱ、Ⅲ、Ⅳ
29.下列关于存储器的叙述说法中,错误的有______。
Ⅰ.存储器的段式、页式管理主要是保证一个程序在内存中执行是存放在一个完整的连续的存储区中
Ⅱ.存储器层次结构设计技术的基本依据是程序的局部性原理
Ⅲ.CPU访存时间由主存储器容量决定
Ⅳ.动态RAM的刷新是以存储单元为单位进行的
∙A.Ⅰ、Ⅱ
∙C.Ⅰ、Ⅲ、Ⅳ
∙D.全对
30.设某计算机CPU地址总线有24根,数据总线有32根,用512K×
8位的RAM芯片构成该机的主存储器,则该机主存最多需要______块存储芯片。
∙A.64
∙B.128
∙C.256
∙D.512
31.一个存储器系统中,常常同时包含ROM和RAM两种类型的存储器,如果用1K×
8位的ROM芯片和1K×
4位的RAM芯片,组成4K×
8位的ROM和1K×
8位RAM的存储系统,按先ROM后RAM进行编址。
采用3-8译码器选片,译码信号输出信号为Y0~Y7,其中Y4选择的是______。
∙A.第一片ROM
∙B.第五片ROM
∙C.第一片RAM
∙D.第一片RAM和第二片RAM
32.某计算机的主存地址空间中,地址0000H~3FFFH为ROM存储区域,4000H~7FFFH为保留地址区域暂时不用,其余空间为RAM地址区域。
CPU的地址线为A15~A0,数据线D7~D0,现采用8K×
4位的ROM芯片和4K×
8位的RAM芯片来组成该存储系统,所需要的ROM和RAM芯片数量分别为______。
∙A.2片和8片
∙B.4片和8片
∙C.2片和4片
∙D.4片和4片
33.某32位微型机地址码为22位,使用256K×
16位的SRAM芯片组成其存储系统,下列译码器中最合适的是______。
∙A.3-8译码器
∙B.4-16译码器
∙C.5-32译码器
∙D.6-64译码器
34.在存储器堆栈中,保持不变的是______。
∙A.栈顶
∙B.栈指针
∙C.栈底
∙D.栈中的数据
35.某一计算机采用主存—Cache存储层次结构,主存容量有8个块,Cache容量有4个块,采取直接映射方式。
若主存块地址流为0、1、2、5、4、6、4、7、1、2、4、1、3、7、2,一开始Cache为空,此期间Cache的命中率为______。
∙A.13.3%
∙B.20%
∙C.26.7%
∙D.33.3%
二、{{B}}综合应用题{{/B}}(总题数:
8,分数:
60.00)
在信号处理和科学的应用中,转置矩阵的行和列是一个很重要的问题。
从局部性的角度来看,它也很有趣,因为它的引用模式既是以行为主的,也是以列为主的,例如,考虑下面的转置函数:
1typedefintarraya[2][2];
3voidtransposel(arraydst,arraysrc)
4{
5inti,j;
6for(i=0;
i<2;
i++){
7for(j=0;
j<2j;
j++){
8dst[j][i]=src[i][j];
9}
10}
11}
假设在一台具有如下属性的机器上运行这段代码:
·
sizeof(int)==4。
src数组从地址0开始,dst数组从地址16开始(十进制)。
只有一个L1数据高速缓存,它是直接映射的、直写、写分配,块大小为8个字节。
这个高速缓存总的大小为16个数据字节,一始是空的。
对src和dst数组的访问分别是读和写不命中的唯一来源。
问题如下:
5.00)
(1).对每个row和col,指明对src[row][col]和dst[row][col]的访问是命中(h)还是不命中(m),例如,读src[0][0]会不命中,写dst[0][0]也不命中,并将结果填至下列表格中。
{{B}}dst数组{{/B}}
列0
列1
行0
行1
{{B}}src数组{{/B}}
2.50)
__________________________________________________________________________________________
(2).对于一个大小为32数据字节的高速缓存,指明src和dst的访问命中情况,并将结果填至下列表格中。
假设有一个具有如下属性的系统:
存储器是字节寻址的。
存储器访问是对1字节字的(而不是4字节字)。
地址宽12位。
高速缓存是2路组相联的(E=2),块大小为4字节(B=4),有4个组(S=4)。
高速缓存的内容如图1所示,所有地址、标记和值都以十六进制表示。
(1).图2给出了一个地址的格式(每个小框表示一位),请指出用来确定下列信息的字段(在图中标识出来):
CO高速缓存块内偏移
CI高速缓存组索引
CT高速缓存标记
(2).对于下面每个存储器访问,当它们是按照列出来的顺序执行时,请指出是高速缓存命中还是不命中。
如果可以从高速缓存中的信息推断出来,请给出读出的值。
操作
地址
命中?
读出的值(或者未知)
读
0x409
写
0x40A
0x833
存储器是字节寻址。
存储器访问是对1字节字(而不是4字节字)。
地址宽13位。
高速缓存是4路组相联的(E=4),块大小为4字节(B=4),有8个组(S=8)。
考虑下面的高速缓存状态。
所有地址、标记和值都以十六进制表示。
每组有4行,索引列包含组索引;
标记列包含每一行的标记值;
V列包含每一行的有效位;
字节0~3列包含每一行的数据,标号从左向右,字节0在左边。
索引
标记V
字节0~3
4
6
F01
BC0
BC1
BE0
7E1
980
380
8A1
ED320AA2
033ECD38
549E1EFA
2F7E3DA8
32211C2C
A9762BEE
5D4DF7DA
042A326A
A00
B61
C01
540
9E0
BF801DFC
167BED5A
DC81B214
2795A474
22C2DC34
BC91D592
69C28C74
B186560E
141
000
C40
981
CC1
EF09862A
8E4CDF18
B61F7B44
07116BD8
BADD37D8
80BA9BF6
A8CE7FDA
963047F2
E41
740
DC0
381
25446F1A
FBB71202
10F5882E
C787AFC2
E7A239BA
4816810A
FA93E848
F81D4230
7.50)
(1).这个高速缓存的大小(容量)C是多少字节?
(2).下面的图给出了一个地址的格式(每个小框表示一位),请指出用来确定下列信息的字段(在图中标号出来):
(3).假设程序使用上述高速缓存,引用位于地址0x0718处的1字节字。
用十六进制表示出它所访问的高速缓存条目,以及返回的高速缓存字节值,请指明是否发生了高速缓存不命中。
如果有高速缓存不命中,在“返回的高速缓存值”所对应的“值”处填入相应内容。
参数
值
块偏移量(CO)
0x______
索引(CI)
高速缓存标记(CT)
高速缓存命中?
(是/否)
______
返回的高速缓存值
____________________________________________________________
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 学科专业 基础 综合 组成 原理 存储器 层次 结构 doc
![提示](https://static.bdocx.com/images/bang_tan.gif)