TEA5767收音机设计Word格式文档下载.docx

TEA5767收音机设计Word格式文档下载.docx

《TEA5767收音机设计Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《TEA5767收音机设计Word格式文档下载.docx（47页珍藏版）》请在冰豆网上搜索。

•高放自动增益控制（AGC）电路

•LC调谐振荡用低成本固定芯片

•调频中频选择在内部完成，中频免调

•三种振荡基准频率输入32.768K、13M、6.5M

•锁相环调谐系统

•由总线模式管脚来选择I2C总线模式或三线模式

•由总线输出7位中频计数，由总线输出4位电平

•软静音，立体声消噪（SNC），高电平切割（HCC）

•软静音，立体声消噪（SNC），高电平切割（HCC）能通过总线关断

•免调谐立体声解码器，自动搜索调谐功能

•待机模式

•两个软件可编程端口，总线输入，输出线三态模式

•自动调节温度范围（在VCCA,VCC（VCO）和VCCD=5V）.

2.1.2管脚说明

表2-1TEA5767管脚说明

2.1.3I2C总线说明

I2C总线是通过二根线（串行数据线和串行时钟线）来连接器件之间通信的总线，并根据地址识别每个器件。

启动总线后的第一个字节的高七位是从器件的寻址地址。

IC的地址为C0：

1100000。

I2C总线的逻辑结构：

收发机。

最低位未使用。

最大低电平和最小高电平分别限定在0.2VCCD和0.45VCCD。

总线模式（BUSMODE）引脚必须接地时工作在I2C-总线模式。

注：

总线工作在最大时钟频率为400KHz，不能连接IC到一个正工作在高时钟的总线上。

2.1.4数据传输

数据顺序：

地址，字节1，字节2，字节3，字节4，字节5（数据传送必须按顺序）。

在写/读控制的上升沿可以写数据到芯片。

在时钟的上升沿之前，数据必须为有效信号。

当时钟为低时可改变数据信号，在时钟的上升沿时数据被写入芯片。

在以开始二字节或每个字节之后，如果有新的开始信号，数据传输被停止。

在写/读控制的下降沿可以从芯片读数据。

当时钟为低时，写/读控制改变。

在写/读控制的下降沿数据端出现第一个字节的最大有效位。

在时钟下降沿移存数据，在上升沿读数据。

要实现两个连续的读或写操作，写/读必须固定在最少一个时钟周期。

当一个搜索调谐请求被发送时，芯片将自动开始搜索，搜索方向和搜索停止电平可以设置。

当搜到一个强度等于或大于停止电平时，调谐系统停止且准备好标志位为高。

在搜索期间，当一个制式已经符合时，调谐系统停止且制式标志位为高。

在这种情况下准备好标志位也为高。

软口1能够被用作调谐指示器输出，在搜台没有完成的时候，软口1输出低电平。

当搜到预先设置的台或搜索完成或界定波段达到时，软口1输出高电平。

当第五字节最大有效位设置为逻辑1时，锁相环的参考频率改变。

调谐系统能够工作在XTAL2引脚接6.5MHz晶振。

写模式下共5个数据字节,各节的各位描述如下:

数据字节1

表2-2写模式数据字节1各位描述

数据字节2

表2-3写模式数据字节2各位描述

数据字节3:

表2-4写模式数据字节3各位描述

其中SLL1和SLL0的停止标准设定具体如下:

表2-5停止标准设定

数据字节4和数据字节5一般设置为0X11和0X00这里对各位不做具体的描述。

写模式时序图:

图2-1TEA5767读时序

读模式下也是共5个数据字节,其中最主要的第一字节各位描述:

表2-6读模式第一字节描述

读模式时序图:

图2-23线读数据

2.21602液晶模块介绍

液晶显示模块具有体积小、功耗低、显示内容丰富等特点，现在字符型液晶显示模块已经是单片机应用设计中最常用的信息显示器件了。

1602B可以显示2行16个字符，有8位数据总线D0-D7，和RS、R/W、EN三个控制端口，工作电压为5V，并且带有字符对比度调节和背光。

该模块也可以只用D4-D7作为四位数据分两次传送。

这样的话可以节省MCU的I/O口资源。

2.2.1技术参数

表2-7主要技术参数

显示容量：

16×

2个字符

芯片工作电压：

4.5-5.5V

工作电压：

2.0mA（5.0V）

模块最佳工作电压：

5.0V

字符尺寸：

2.95×

4.35（WXH）mm

2.2.2接口信号说明

表2-8接口信号说明

编号

符号

引脚说明

编号

1

VSS

电源地

9

D2

DataI/O

2

VDD

电源正极

10

D3

3

VL

液晶显示偏压信号

11

D4

4

RS

数据/命令选择端（H/l）

12

D5

5

R/W

读/选择端（H/L）

13

D6

6

E

使能信号

14

D7

7

D0

15

BLA

背光源正极

8

DI

16

BLK

背光源负极

2.2.3制器接口时序说明（HD4478及兼容芯片）

（1）基本操作时序

读状态：

输入：

RS=L,W=H,E=H

写指令：

RS=L,W=LD0-D7=指令码，E＝高脉冲

读数据：

RS=L,W=H,E＝H

写数据：

RS=L,W=LD0-D7=数据，E＝高脉冲

（2）状态字说明如表2-9示：

表2-9状态字说明

STA7

STA6

STA5

STA4

STA3

STA2

STA1

D1

STA0

STAO-6

当前数据地址指针的数值

读写操作使能

1：

禁止0：

允许

对控制器每次进行读写操作之前，都必须进行读写检测，确认STA7为0。

（3）RAM地址映射图控制器内部带有80×

8位（80字节）的RAM缓冲区，对应关系如图2-3所示：

图2-3AM地址映射图

（4）指令说明

初始化设置

表2.10显示模式设置

指令码

功能

设置16×

2显示,5×

7点阵,8位数据接口

表2-11显示开/关及光标设置

D

C

B

D=1开显示；

D=0关显示

C=1显示光标；

C=0不显示光标

B=1光标闪烁；

B=0光标不显示

N

S

N=1当读或写一个字符后地址指针加一，且光标加一

N=0当读或写一个字符后地址指针减一，且光标减一

S=1当写一个字符，整屏显示左移（N=1）或右移（N=0）,以得到光标不移动而屏幕移动的效果。

S=0当写一个字符，整屏显示不移动

数据控制

控制器内部设有一个数据地址指针，用户可通过它们来访问内部的全部80字节RAM.

表2-12数据指针设置

表2-13其他设置

初始化过程（复位过程）

延时15ms

写指令38H（不检测忙信号）

延时5ms

（以后每次写指令，读/写数据操作之前均需检测忙信号）

写指令38H:

显示模式设置

写指令08H:

显示关闭

写指令01H:

显示清屏

写指令06H:

显示光标移动设置

写指令0CH:

显示开及光标设置

2.2.4控制器接口时序说明

（1）读操作时序如图2-4所示

图2-4读操作时序

（2）写操作时序如图2-5所示

图2-5写操作时序

（3）时序参数

表2-14时序参数

2.3FM62429芯片介绍

FM5229为双通道数字音量调节芯片，采用二线制串行数据控制，内建参考源电路以减少构成电子音量调节器的外围元件，与三菱公司M62429P/FP安全兼容。

芯片特点：

（1）二线制自行数据信号控制。

（2）可独立或同时对双通道进行控制。

（3）内置参考源电路。

（4）84级音量调节（1dB／step），调节范围是0~83Db。

（5）低谐波失真度、低噪声电压。

（6）采用DIP8封装形式。

结构框图：

图2-6结构框图

引脚分配：

图2.7引脚分配

引脚说明：

表2-15引脚说明

2.4AT89S52片机模块介绍

AT89S51是一个低功耗，高性能cmos8位单片机，片内含4kBytesISP（In-systemprogrammable）的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C52引脚结构，芯片内集成了通用8位中央处理器和ISPFlash存储单元，功能强大的微型计算机的AT89S52可为许多嵌入式控制应用系统提供高性价比的解决方案。

2.4.1主要功能特性

·

兼容MCS-51指令系统

4k可反复擦写（>

1000次）ISPFlashROM

32个双向I/O口

4.5-5.5V工作电压

2个16位可编程定时/计数器

时钟频率0-33MHz

全双工UART串行中断口线

128x8bit内部RAM

2个外部中断源

低功耗空闲和省电模式

中断唤醒省电模式

看门狗（WDT）电路

软件设置空闲和省电功能

灵活的ISP字节和分页编程

双数据寄存器指针

2.4.2引脚功能说明

（1）VCC：

供电电压。

（2）GND：

接地。

图2-8AT89S52脚图

（3）P0口：

P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。

当P1口的管脚第一次写1时，被定义为高阻输入。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。

在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：

P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。

P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。

在FLASH编程和校验时，P1口作为第八位地址接收。

表2-16P1口

（4）P2口：

P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写&

ldquo;

1&

rdquo;

时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址&

时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

（5）P3口：

P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。

当P3口写入&

后，它们被内部上拉为高电平，并用作输入。

作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

P3口也可作为AT89C52的一些特殊功能口，如下表所示：

表2-17P3口

（5）RST：

复位输入。

当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

（6）ALE/PROG：

当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。

在FLASH编程期间，此引脚用于输入编程脉冲。

在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。

因此它可用作对外部输出的脉冲或用于定时目的。

然而要注意的是：

每当用作外部数据存储器时，将跳过一个ALE脉冲。

如想禁止ALE的输出可在SFR8EH地址上置0。

此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。

另外，该引脚被略微拉高。

如果微处理器在外部执行状态ALE禁止，置位无效。

（7）PSEN：

外部程序存储器的选通信号。

在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。

但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

（8）EA/VPP：

当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。

注意加密方式1时，/EA将内部锁定为RESET；

当/EA端保持高电平时，此间内部程序存储器。

在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。

（9）XTAL1：

反向振荡放大器的输入及内部时钟工作电路的输入。

（10）XTAL2：

来自反向振荡器的输出。

第3章硬件电路设计

3.1系统组成

如图3.1所示，收音机硬件由五大模块组成。

图中微控制器AT89S52对按键进行扫描，判断是否有键按下，如果按键是对收音机的控制，进行对收音机的读写控制，如果是对音量控制，则对FM62429进行控制。

图中TEA5767是电路的收音模块,收音部分就在这个模块完成。

FM62429主要是对音量的衰竭作用，来控制收音机出来的音量的大小,一共有十档由于对音量衰竭得比较大，所以就算是调到最大音量，我们听起来也不会感觉很响亮。

显示模块采用LCD1602，在开收音机的时候用来显示收音机的频率，在关机状态的时候，显示“OFF”，告诉我们收音机处于关机状态。

除了这几个主要模块外，电路还有电源、下载、硬件复位、晶振部分四个模块，各个模块共同合作，才可实现预先设计的收音的各项工作。

下面介绍主要的五个模块。

图3-1系统组成

3.2收音模块

图3-2收音模块原理图

该模块有8条引脚输出，具体引脚功能分布为，四条数据传输线，1，2为IIC规范的时钟线和数据线，模块通过这两条线来和单片机连接来控制时序和向该收音机发送命令字以及频率，来搜索电台。

一条5V正电源线，一条地线，一条天线还有两条控制左右声道的输出线。

3.3音量控制模块

图3-3音量控制模块原理图

该模块有8条引脚输出，具体引脚功能分布为，两条时钟线和数据线，模块通过这两条线来和单片机连接来控制时序和数据传输，来进行音量调节。

一条5V正电源线，一条地线，一条天线，还有两条控制左右声道的输出线来连接喇叭接口插座进行声音的输出。

3.4LCD1602模块

图3-4液晶模块原理图

该模块用来显示收音机的开关状态及开状态下的频率显示。

3.5按键模块

图3-5按键模块原理图

该模块由5个按键组成S1控制收音的开关，S2和S3控制音量加减，S4和S5控制加减频率收台，按0.1M的频率步进，长按1秒后进行硬件自动收台，其中S4为加频率收台，S5为减频率收台。

3.6AT89S52微控制模块

图3-6微控制器模块原理图

单片机第40脚接工作电源,第20脚接地;

第9脚接复位电路;

八个I/O口P0作为数据口连接液晶1602模块数据线,控制显示数字;

第18、19脚接4M石英晶体，在晶体两端各接一个30PF的电容到地，接电容的目的有三个：

一是加快上电后的起振速度，二是保证起振后能够持续平稳的振荡，不至于出现停振，三是可以通过改变两个电容的容量，微调振荡频率;

P3.2到P3.6接按键;

EA端接Vcc,CPU执行内部程序存储器中的指令.YE端接液晶1602模块使能端，当YE端由高电平跳变成低电平时，液晶模块执行命令;

YRS接液晶1602模块寄存器选择端RS，高电平时选择数据寄存器、低电平时选择指令寄存器;

YRW接液晶1602模块读写信号线RW，高电平时进行读操作，低电平时进行写操作。

当RS和RW共同为低电平时可以写入指令或者显示地址，当RS为低电平RW为高电平时可以读忙信号，当RS为高电平RW为低电平时可以写入数据。

P2.3和P2.2接TEA5767的数据和时钟线，P2.1和P2.0接FM62429的数据和时钟线，他们的共同作用是通过高低电平的变化来控制时序和在单片机和芯片之间进行读写等操作来实现芯片各个功能。

第4章软件设计部分

4.1主程序流程图

N

Y

　　　　　　　　　　　　　　　　　　N

N

　　　　　　　　　　　　　图4-1主程序流程图

4.2按键控制

在按键程序的设计方面，采用用定时扫描，并每10ms采样一次按键的数据，当连续三次采样数据相同，就判断是否是有按键按下，如果是有新的按键按下，就会保存按键值，用寄存器的一个标志位置1，说明有新的按键按下，并在主程序中执行按键处理。

如图7所示。

图4-2按键程序流程图

4.3收音机控制

收音机子程序处理中，首先判断是自动搜台还是手动，然后再根据不同的搜台方式，执行响应的处理。

在手动搜台时候，只需要给收音机发完命令字，以及频率，就可以返回。

但在自动搜台的时候，就需要通过读取收音机的中频计数结果，然后来判断是否搜索到电台，当有电台搜到时候，就返回。

图4-3收音模块原理图

4.4LCD显示控制

图4-4显示程序流程图

在显示方面，为了能更加人性化，在程序设计方面做了多种提示方式。

例如，在收音机待机的时候，会显示“OFF”。

这时候，处于关闭状态。

当收音机工作的时候，会显示响应的频率，如“FM：

93.0MHZ”。

第5章结束语

本系统利用一片价格低廉且应用十分广泛的AT89S52作为主控芯片，再加上十分有效的外围电路，实现了较多的收音机数字调频功能。

通过本次数字收音机的设计,我大有收获，在制作过程中，一定要注意的每个工作步骤的检查，确保制作成功。

比如在合理布线，检查装配无误的情况下，如果还出现电路无输出的情况，那么可以肯定是原理图错误，这时就要回到原理图进行检查。

总体的检查顺序应该是原理图、PCB图、装配情况、焊接工艺。

从整体来说这是一个复杂的过程，要细心谨慎，沉着冷静，反复检查，直到找到原因为止。

这次设计对对用单片机来实现数字收音机的