DSP2812最小系统设计文档格式.docx
- 文档编号:20179306
- 上传时间:2023-01-17
- 格式:DOCX
- 页数:26
- 大小:273.64KB
DSP2812最小系统设计文档格式.docx
《DSP2812最小系统设计文档格式.docx》由会员分享,可在线阅读,更多相关《DSP2812最小系统设计文档格式.docx(26页珍藏版)》请在冰豆网上搜索。
DSPindulgencemultiplier,accumulator,specialaddressgenerator,leadingoverheadloops;
improvethespeedofthetechnology:
pipelining,parallelprocessing,exceptionalinstructionandsoon.
DSPofthecomponentvalueoftoleranceisnotsensitivetotemperature,andenvironmentoutsideinvolvementaffectsmall;
easyintegration;
VLSIcanbetime-divisionmultiplexing,sharedprocessor;
facilitatetheadjustmentoftheprocessorfactortoachieveadaptivefilter;
toanalogprocessingcannotImplementationoffunctions:
linearphase,multirateprocessing,cascade,easystorage;
canbeusedtofrequencyofverylowsignal.
KEYWORDS:
Typicalcharacteristics,Architecture,Programflow
前言
随着计算机和信息技术的飞速发展,DSP技术已经应用到我们生活的每一个角落,从军用到民用,从航空航天到生产生活,都越来越多的使用DSP。
DSP的主要应用有数字化移动电话,数据调制解调器,磁盘/光盘控制器需求,图形图像处理需求,汽车电子系统等。
应用DSP的领域可以说是不胜枚举。
DSP在航空航天方面,主要用于雷达和声纳信号处理;
在通信方面,主要用于移动电话,IP电话,ADSL和HFC的信号传输;
在控制方面,主要用于电机控制,光驱和因公安驱动器;
在电子娱乐方面,主要用于高清晰电视,机顶盒,家庭影院,DVD等应用;
还有数字相机,网络相机等等。
可以说没有DSP就没有对互联网的访问,也没有多媒体,也没有无线通信。
随着科学技术的发展,将会出现更多的DSP新应用领域。
DSP的开发工具包括各种仿真软件,调试软件,硬件仿真器,评估板等,中国的DSP市场增长迅速,一直与国际DSP技术保持同步的态势。
随着中国社会数字化,信息化的进展和中国经济的持续稳定增长,刺激了电子信息产业和市场的快速发展,推动了DSP的广泛应用。
本文给出DSP芯片TMS320F2812的硬件的最小系统设计,然后增加一个外扩用来演示DSP芯片2812的运行。
论文的结构如下,共分四个章节。
第一章描述了DSP2812课题的研究背景,意义以及发展现状,并根据DSP2812的原理和特点及设计要求,给出了设计实现的基本方案。
第二章主要给出了系统的硬件设计,根据具体功能的实现,对硬件电路进行详细的分析。
第三章为系统软件设计。
第四章为工作总结和展望,主要对本次设计进行总结并对更深入的研究本课题做出了展望。
第1章绪论
1.1研究背景
数字化已成为电子、通信和信息技术的发展趋势与潮流。
在这种趋势与潮流的推动下,数字信号处理的理论与实现手段获得了快速的发展,已成为当代发展最快的学科之一。
而DSP芯片作为数字信号处理,尤其是实时数字信号处理的主要方法和手段,自20世纪70年代末、80年代初诞生以来,无论在性能上还是在价格上,都取得了突破性的迅猛发展。
从定点到浮点直到并行处理芯片,DSP芯片的功能越来越强、速度越来越快例如TI公司的并行处理芯片C6000系列的速度达到了2400MIPS的高指标;
而且,DSP芯片的价格越来越低,开发与设计手段越来越多样化、越来越容易。
越来越高的性能价格比、日渐完善的开发方式使DSP的应用范围越来越大,已经广泛地应用于通信、雷达、声纳、遥感、生物医学、机器人、控制、精密机械、语音和图像处理等领域。
可以毫不夸张地说,以DSP芯片为基础的数字信号处理技术已成为当代电子、通信和信息处理技术不可或缺的重要手段。
1.2系统概述
DSP2812功能比单片机强大的多,TMS320F2812是美国TI公司推出的C2000平台上的定点32位DSP芯片,适合用于工业控制,电机控制等,用途广泛,应该相当于单片的升级版。
运行时钟也快可达150MHz,处理性能可达150MIPS,每条指令周期6.67ns。
IO口丰富,对用户一般的应用来说足够了。
两个串口。
具有12位的0~3.3v的AD转换等。
具有片内128k×
16位的片内FLASH,18K×
16位的SRAM,一般的应用系统可以不要外扩存储器。
1.3论文完成的工作
(1)技术方案及技术路径。
(2)硬件原理图。
(3)制作及调试。
(4)嵌入式软件编程及调试。
第2章DSP(2812)最小系统的硬件
2.1DSP(2812)性能概述
(1)F2812DSP芯片采用高性能静态CMOS技术
1主频高达150MHz,每个时钟周期为6.67ns。
2采用低电压供电,当主频为135MHz时,内核电压为1.8V,主频150MHz时内核电压为1.9V,I/O引脚电压为3.3V。
(2)支持JTAG在线仿真接口
(3)32位高性能处理器
1支持16bX16b和32bX32b的乘法加法运算。
2支持16bX16b双乘法运算。
3采用哈佛总线结构模式。
4快速的中断响应和中断处理能力。
5统一的存储设计模式。
6兼容C/C++语言以及汇编语言。
(4)片内存储空间
1片内FLASH空间大小为128KX16b,分为4个8KX16b和6个16KX16b存储段。
2OTPROM空间大小1KX16b。
3L0、L1两块4KX16b单地址寻址随机存储器(SARAM)。
4H0:
一块8KX16b随机存储器(SARAM)。
5M0、M1:
两块1KX16bSARAM。
(5)BootROM空间
空间大小为4KX16b,内含软件启动模式以及标准数学函数库。
(6)外部接口
1高达1MX16b的总存储空间。
2可编程的等待时间。
3可编程的等待读写时序。
43个独立的片选信号。
(7)时钟和系统控制
1支持动态锁相环倍频。
2片内振荡器。
3内含看门狗定时模块。
(8)3个外部中断
(9)外设中断模块(PIE)可以支持45个外设中断
(10)3个32位CPU定时器
(11)128位安全密钥
1可以包含FlashROMOTP以及L0L1SARAM。
2防止系统硬件、软件被修改。
(12)用于控制电机的外设
1两路事件管理(EVA、EVB)。
(13)串行通信端口
1串行外设接口SPI。
2两路串行通信接口SCI,标准URAT口。
3增强型CAN模块(eCAN)。
4多通道缓冲串行接口(MSBSP)。
(14)12位ADC转换模块
12X8路输入通道。
2两个采样保持器。
3单一或级联转换模式。
4最高转换速度80ns/12.5Msps。
(15)56个通用GPIO口
(16)先进的仿真模式
1具有实时仿真及设置断点的功能。
2支持硬件仿真。
(17)开发工具
1DSP集成环境CCS。
2JTAG仿真器。
(18)低电模式和电源存储
1支持IDLE、STANDBY、HALT模式。
2禁止/使能独立外设时钟。
(19)封装
1179引脚BGA封装,带扩展存储接口。
2176引脚PGF封装,带扩展存储接口。
2.2TMS320F2812的引脚图及功能
如图2-1为TMS320F2812引脚图以及各个引脚的作用。
图2-1TMS320F2812引脚图
XINTF信号
XA[0]~XA[18]---19位地址总线。
XD[0]~XD[15]---16位数据总线。
XMP/MC`---1--微处理器模式---XINCNF7有效。
0--微计算机模式---XINCNF7无效。
XHOLD`---外部DMA保持请求信号。
XHOLD为低电平时请求XINTF释放外部总线,并把所有的总线与选通端置为高阻态。
当对总线的操作完成且没有对XINTF进行访问时,XINTF释放总线。
此信号是异步输入并与XTIMCLK同步。
XHOLDA`---外部DMA保持确认信号。
当XINTF响应XHOLD的请求时XHOLDA呈低电平,所有的XINTF总线和选通端呈高阻态。
XHOLD和XHOLDA信号同时发出。
当XHOLDA有效(低)时外部器件只能使用外部总线。
XZCS0AND1`---XINTF区域O和区域1的片选,当访XINTF区域0或1时有效(低)。
XZCS2`---XINTF区域2的片选,当访XINTF区域2时有效(低)。
XZCS6AND7`---XINTF区域6和区域7的片选,当访XINTF区域6或7时有效(低)。
XWE`---写有效。
有效时为低电平。
写选通信号是每个区域操作的基础,由XTIMINGX寄存器的前一周期、当前周期和后一周期的值确定。
XRD`---读有效。
低电平读选通。
读选通信号是每个区域操作的基础,由xTIMINGX寄存器的前一周期、当前周期和后一周期的值确定。
注意:
XRD`和XWE`是互斥信号。
XR/W`---通常为高电平,当为低电平时表示处于写周期,当为高电平时表示处于读周期。
XREADY---数据准备输入,被置1表示外设已为访问做好准备。
XREADY可被设置为同步或异步输入。
在同步模式中,XINTF接口块在当前周期结束之前的一个XTIMCLK时钟周期内要求XREADY有效。
在异步模式中,在当前的周期结束前XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。
以XTIMCLK频率对XREADY的采样与XCLKOUT的模式无关。
JTAG和其他信号
X1/XCLKIN---振荡器输入/内部振荡器输入,该引脚也可以用来提供外部时钟。
C28x能够使用一个外部时钟源,条件是要在该引脚上提供适当的驱动电平,为了适应1.8V内核数字电源(VDD),而不是3.3V的I/O电源(VLDIO)。
可以使用一个嵌位二极管去嵌位时钟信号,以保证它的逻辑高电平不超过VDD(1.8V或1.9V)或者去使用一个1.8V的振荡器。
X2---振荡器输出。
XCLKOUT---源于SYSCLKOUT的单个时钟输出,用来产生片内和片外等待状态,作为通用时钟源。
XCLKOU丁与SYSCLKOUT的频率或者相等,或是它的1/2,或是l/4。
复位时XCLKOUT=SYSCLKOUT/4。
TESTSEL---测试引脚,为TI保留,必须接地。
TEST1---测试引脚,为TI保留,必须悬空。
TEST2---测试引脚,为TI保留,必须悬空。
TMS---JTAG测试模式选择端,有内部上拉功能,在TCK的上升沿TAP控制器计数一系列的控制输入。
TDI---带上拉功能的JTAG测试数据输入端,在TCK的上升沿,TDI被锁存到选择寄存器、指令寄存器或数据寄存器中。
TDO---JTAG扫描输出,测试数据输出。
在TCK的下降沿将选择寄存器的内容从TDO移出。
TCK---JTAG测试时钟,带有内部上拉功能。
TRST`---有内部上拉的JTAG测试复位。
当它为高电平时扫描系统控制器件的操作。
若信号悬空或为低电平,器件以功能模式操作,测试复位信号被忽略。
TRST`上不要用上拉电阻。
它内部有上拉部件。
在强噪声的环境中需要附加上拉电阻,此电阻值根据调试器设计的驱动能力而定。
一般取22K即能提供足够的保护。
因为有了这种应用特性,所以使得调试器和应用目标板都有合适且有效的操作。
EMU0---带上拉功能的仿真器I/O口引脚0,当TGST`为高电平时,此引脚用作中断输入。
该中断来自仿真系统,并通过JTAG扫描定义为输入/输出。
EMU1---仿真器引脚1,当TGST`为高电平时,此引脚输出无效,用作中断输入。
该中断来自仿真系统的输入,通过JTAG扫描定义为输入/输出。
XRS`---器件复位(输入)及看门狗复位(输出)。
器件复位,XRS使器件终止运行,PC指向地址0x3FFFCO。
当XRS为高电平时,程序从PC所指出的位置开始运行。
当看门狗产生复位时,DSP将该引脚驱动为低电平,在看门向复位期间,低电平将持续512个XCLKIN周期。
该引脚的输出缓冲器是一个带有内部上拉(典型值100mA)的开漏缓冲器,推荐该引脚应该由一个开漏设备去驱动。
ADC模拟输入信号
ADCINA7~ADCINA0---采样/保持A的8通道模拟输入。
在器件未上电之前ADC引脚不会被驱动。
ADCINB7~ADCINB0---采样/保持B的8通道模拟输入。
ADCREFP---ADC参考电压输出(2V)。
需要在该引脚上接一个低ESR(50m~1.5欧姆)的10uf陶瓷旁路电容,另一端接至模拟地。
ADCREFM---ADC参考电压输出(1V)。
ADCRESE-XT---ADC外部偏置电阻(24.9K)。
ADCBGREFN---测试引脚,为TI保留,必须悬空。
AVDDREFBG---ADC模拟电源(3.3V)。
AVSSREFBG---ADC模拟地。
ADCLO---普通低侧模拟输入。
VSS1---ADC数字地。
VSSA1、2---ADC模拟地。
VDD1---ADC数字电源(1.8V)。
VDDA1、2---ADC模拟电源(3.3V)。
VDDAIO---I/O模拟电源(3.3V)。
VSSAIO---I/O模拟地。
电源信号
VDD---1.8V或1.9V核心数字电源。
VSS---内核和数字I/O地。
VDDIO---I/O数字电源(3.3V)。
VDD3VL---flash核电源(3.3V),上电后所有时间内都应将该引脚接至3.3V。
GPIO和外设共用的管脚
EV-A。
PWM1--6。
T1PWM_T1CMP---定时器1输出。
T2PWM_T2CMP---定时器2输出。
CAP1_QEP1---捕获输入。
CAP2_QEP2---捕获输入。
CAP3_QEP11---捕获输入。
TDIRA---计数器方向。
TCKINA---计数器时钟输入。
C1TRIP`---比较器1输出。
C2TRIP`---比较器2输出。
C3TRIP`---比较器3输出。
T1CTRIP`_PDPINTA`---定时器1比较输出。
T2CTRIP`/EVASOC`---定时器2比较输出或EV-A启动外部AD转换输出。
EV-B。
PWM7--12。
T3PWM_T3CMP---定时器1输出。
T4PWM_T4CMP---定时器2输出。
CAP4_QEP12---捕获输入。
CAP5_QEP4---捕获输入。
CAP6_QEP3---捕获输入。
TDIRB---计数器方向。
TCKINB---计数器时钟输入。
C4TRIP`---比较器4输出。
C5TRIP`---比较器5输出。
C6TRIP`---比较器6输出。
T3CTRIP`_PDPINTB`---定时器3比较输出。
T4CTRIP`/EVBSOC`---定时器4比较输出或EV-B启动外部AD转换输出。
中断信号
XINT_XBIO`---XINT1或XBIO`核心输入。
XINT2_ADCSOC---XINT2或开始AD转换。
XINMI_XINT13---XNMI或XINT13。
SPI
SPISIMOA---SPI从动输入,主动输出。
SPISOMIA---SPI从动输出,主动输入。
SPICLKA---SPI时钟。
SPISTEA---SPI从动传送使能。
SCI-A,SCI-B。
SCITXDA---SCI-A发送。
SCIRXDA---SCI-A接收。
SCITXDB---SCI-B发送。
SCIRXDB---SCI-B接收。
CAN
CANTXA---CAN发送。
CANRXA---CAN接收。
MCBSP
MCLKXA---发送时钟。
MCLKRA---接收时钟。
MFSXA---发送帧同步信号。
MSXRA---接收帧同步信号。
MDXA---发送串行数据。
MDRA---接收串行数据。
XF——CPU输出
XF_XPLLDIS`---引脚有3个功能:
1、XF一通用输出引脚。
2、XPLLDIS--复位期间此引脚被采样以检查锁相环PLL是否被使用,若该引脚采样为低,PLL将被禁止。
此时,不能使用HALT和STANDBY模式。
3、GPIO---通用输入/输出功能。
2.3相关硬件设计
2.3.1DSP与液晶模块的直接访问接口
这里,将液晶模块映射在DSP的XZCS6区上,由于制造商已经装配好了液晶显示驱动和分压电路,并提供了驱动电路接口,使得液晶显示模块和微处理器的接口十分方便。
该模块共有13条信号线。
RS是寄存器选择,低电平选择指令寄存器
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP2812 最小 系统 设计