数电试题库试卷1.doc
- 文档编号:200443
- 上传时间:2022-10-06
- 格式:DOC
- 页数:23
- 大小:254.50KB
数电试题库试卷1.doc
《数电试题库试卷1.doc》由会员分享,可在线阅读,更多相关《数电试题库试卷1.doc(23页珍藏版)》请在冰豆网上搜索。
1.将二进制数化为等值的十进制和十六进制:
(1100101)2=( 101 )10=( 65 )16
2.写出下列二进制数的原码和补码:
(-1011)2=( 11011 )原=( 10101 )补
3.输出低电平有效的3线–8线译码器的输入为110时,其8个输出端的电平依次为10111111。
4.写出J、K触发器的特性方程:
;
5.TTL集电极开路门必须外接__上拉电阻______才能正常工作。
1.余3码10001000对应的8421码为(A)。
A.01010101B.10000101C.10111011D.11101011
2.使逻辑函数为0的逻辑变量组合为(D)
A.ABC=000B.ABC=010C.ABC=011D.ABC=110
3.标准或-与式是由(C)构成的逻辑表达式。
A.与项相或B.最小项相或C.最大项相与D.或项相与4.由或非门构成的基本R、S触发器,则其输入端R、S应满足的约束条件为( B )。
A.R+S=0 B.RS=0 C.R+S=1 D.RS=1
5.一个8选一数据选择器的地址输入端有(C)个。
A.1B.2C.3 D.8
6.RAM的地址线为16条,字长为32,则此RAM的容量为(D)。
A.16×32位B.16K×32位C.32K×32位D.64K×32位
7.要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为(D)。
A.JK=00B.JK=01C.JK=10D.JK=11
8.用8个触发器可以记忆( D )种不同状态.
A.8 B.16 C.128 D.256
9.多谐振荡器可以产生下列哪种波形(B)
A.正弦波B.矩形脉冲C.三角波 D.锯齿波
10.输出在每个时钟周期翻转一次的触发器是(A)。
A.T′触发器B.T触发器C.D触发器D.JK触发器
11.对于CMOS的与非门,若其一个输入端不用时,最好应该如何处理?
(C)
A.接地B.悬空C.通过电阻接电源 D.以上都可
12.当TTL与非门的输入端悬空时相当于输入为(B)
A.逻辑0B.逻辑1C.不确定 D.0.5V
13.在下列电路中,只有(C)属于组合逻辑电路.
A.触发器B.计数器C.数据选择器D.寄存器.
14.数码管的每个显示线段是由(B)构成的.
A.灯丝B.发光二极管C.发光三极管D.熔丝.
15.逻辑函数F=A⊕B和G=A⊙B满足关系(A)。
A.F=G´B.F=G´+1C.F´=G´D.F=G
16.下列四种类型的逻辑门中,可以用(D)实现三种基本运算。
A.与门B.或门
C.非门D.与非门
17.逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)=∑m(0,2,3,4,5,7)则F和G相“与”的结果是(A)。
A.m2+m3B.1C.A´+BD.A+B
18.某移位寄存器的时钟脉冲频率为100KHZ,欲将存放在该寄存器中的数左移4位,完成该操作需要(B)时间。
A.10μsB.40μsC.100μs D.400ms
19.将D触发器改造成T触发器,图1所示电路中的虚线框内应是(D)。
A.或非门B.与非门C.异或门D.同或门
20.8位DAC转换器,设转换系数k=0.05,数字01000001转换后的电压值为( B )V。
A.0.05B.3.25C.6.45D.0.4
1.(93.75)10=(5D.C)16
2.写出函数F=A+(BC´+((CD)´)´的反函数F´=A´C´+(AD)´
。
4.对共阳接法的发光二极管数码显示器,应采用__低_____电平驱动的七段显示译码器。
5.输出低电平有效的二–十进制译码器的输入为0110时,其输出端的电平为1110111111。
7.一个时序电路,在时钟作用下,状态变化是
000-010-011-001-101-110-010-011-001-101-110-010-011….,作为计数器,为_5______进制计数器,还有___2___个偏离状态。
8.A/D转换过程是通过取样、保持、_量化_______、编码四个步骤完成的。
9.在256×4位RAM中,每个地址有__4_____个存储单元。
1.只有当决定一件事的几个条件全部不具备时,这件事才不会发生,这种逻辑关系为(C)。
A.与B.与非C.或D.或非
2.与函数相等的表达式为(C)。
A.B.C.D.
3.扇出系数是指逻辑门电路(C)。
A.输入电压与输入电压之间的关系数
B.输出电压与输入电流之间的关系数
C.输出端带同类门的个数
D.输入端数
4.TTL与非门多余端的处理,不能将它们(D)。
A.与有用输入端连在一起B.悬空
C.接正电源D.接地
5.一个8选一数据选择器的地址输入端有(C)个。
A.1B.2C.3 D.8
6.为实现将JK触发器转换为D触发器,应使(A)。
A.J=D,K=D´B.K=D,J=D´
C.J=K=DD.J=K=D´
7.同步时序电路和异步时序电路的差异在于后者(B)
A.没有触发器 B.没有统一的时钟脉冲控制
C.没有稳定状态 D.输出只与内部状态有关
8.四级移位寄存器,现态为0111,经右移一位后其次态为(A)。
A.0011或者1011B.1111或者1110
C.1011或者1110D.0011或者1111
9.为把50HZ正弦波变换成周期性矩形波,应选用(A)。
A.施密特触发器B.单稳态触发器C.多谐振荡器D.译码器
10.要构成容量为1K×8的RAM,需要(A)片容量为256×4的RAM。
A.8B.4C.64 D.32
1.如果采用二进制代码为200份文件顺序编码,最少需用8位。
2.和二进制数(1010.01)2等值的十进制数为10.25。
3.二进制数(+0000110)2的原码为00000110、反码为00000110
补码为00000110。
4.逻辑函数式A⊕0的值为A。
5.逻辑函数式Y=A′BC′+AC′+B′C的最小项之和的形式为A′B′C+A′BC′+AB′C′+AB′C+ABC′
。
6.组合逻辑电路的特点是任何时刻的输出只由当时的输入决定,与电路的其它状态无关。
7.若存储器的容量为512K×8位,则地址代码应取19位。
8.D/A转换器的主要技术指标是转换精度和转换速度。
1.逻辑代数中的三种基本运算指(C)。
(a)加、减运算(b)乘、除运算(c)与、或、非运算(d)优先级运算
2.若两个逻辑式相等,则它们的对偶式(D)。
(a)不一定相等(b)可能为0(c)可能为1(d)一定相等
3.正逻辑的高电平表示为(B)。
(a)0(b)1(c)原变量(d)反变量
4.三态门电路的输出可以为高电平、低电平及(C)。
(a)0(b)1(c)高阻态(d)导通状态
5.随着计数脉冲的不断输入而作递增计数的计数器称为(A)。
(a)加法计数器(b)减法计数器(c)可逆计数器(d)加/减计数器
一、填空题(每空1分,共20分):
1.寻址容量为2K×8的RAM需要11根地址线。
2.(-42)10的反码为11010101;(+42)10的补码为00101010。
(用8位二进制表示)
3.图
(1)为8线-3线优先编码器,优先权最高的是,当同时输入、时,输出=100。
4.一个8位D/A转换器的最小输出电压增量为0.02V,当输入代码为10000111时,输出电压为2.7V。
5.Y=:
在B=C=1条件下,可能存在0型冒险。
6.(84)10=(1010100)2=(54)16=(10000100)8421BCD码
7.A⊕1=A’;A⊕0=A。
8.对n个变量来说,最小项共有2^N个;所有的最小项之和恒为1。
9.用TTL门电路驱动CMOS门电路必须考虑电压是否匹配问题。
10.已知施密特触发器的电压传输特性曲线如图
(2)所示:
图
(1)图
(2)
则该施密特触发器的UT+=7V、UT-=3V、ΔUT=4V;
是同相(同相还是反相)施密特触发器。
二、判断题(对的打√,错的打×;每小题1分,共10分):
(0)1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。
(1)2、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。
(0)3、把一个5进制计数器与一个10进制计数器级联可得到15
进制计数器。
(1)4、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。
(0)5、若逐次逼近型ADC的输出为8位,设时钟脉冲频率为1MHz,则完成一
次转换操作需要8us。
(1)6、
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 试题库 试卷 精品 文档