实验chipscope使用芯片调试实验Word文件下载.docx
- 文档编号:19856954
- 上传时间:2023-01-11
- 格式:DOCX
- 页数:15
- 大小:526.11KB
实验chipscope使用芯片调试实验Word文件下载.docx
《实验chipscope使用芯片调试实验Word文件下载.docx》由会员分享,可在线阅读,更多相关《实验chipscope使用芯片调试实验Word文件下载.docx(15页珍藏版)》请在冰豆网上搜索。
根据以下给出的每条指令,你将找到在以下的实验步骤中,配合每一步操作,我们配有相关的图示。
如果对流程比较熟悉,可以跳过其中的一些操作。
注意:
如果在以后你想看这些实验,您可以从Xilinx的大学计划网站
设计总结
你将使用Chipscope-Pro插入ICON和ILA内核到设计中,ILA内核触发端口从设计中的uart_rx和uart_tx模块实现信号反馈,接着,当文本输入viahyperterminal后,建立的触发端口将捕捉数据。
当缓冲器满的时候,你将看见最终结果列在Chipscope中。
产生一个新的Chipscope-Pro工程步骤1
启动ISE™ProjectNavigator,打开工程文件。
1.打开XilinxISE软件,选择StartProgramsXilinxISE8.2iProjectNavigator
2.选择FileOpenProject
Verilogusers:
Browsetoc:
\xup\fpgaflowlabs\verilog\lab4
VHDLusers:
\xup\fpgaflow\labs\vhdl\lab4
3.选择chipscope.ise点击Open
通过ProjectNavigator生成一个新的Chipscope-Pro工程
1.在ProjectNavigator中选择ProjectNewSource,打开新的源文件对话框,点击ChipscopeDefinitionandConnection,命名为loopback_cs.点击<
Next>
继续
2.选择loopback作为源文件,点击<
next>
,然后点击<
finish>
,一个Chipscope-Pro源文件将被增加到SourcesinProject窗口。
Figure6-2.ChipscopeDefinitionandConnection(.cdc)addedtoProject
修正ILA内核参数和连接步骤2
使用内核插件插入ICON和ILA内核到设计网表中,连接电源的输出端到ILA内核的触发脉冲输入数据端。
1.在sourcesinproject窗口中双击loopback_cs.cdc文件打开内核插件工程。
Figure6-3.Chipscope-ProCoreInserter
工程保存在内核中,插件包含了所有源文件,目标文件,内核参数和内核设置的信息。
2..点击<
,保留使能JTAGClockBUFG插入选项没有选中,点击新的ILA单元,注意在左边的窗口怎样使一个ILA内核实例U0:
ILA加入到系统。
Figure6-4.Insertanewintegratedlogicanalyzer(ILA)Unit
使能JTAGclockBUFG插件会使ISE工具发送JTAGclock,使用正常的发送资源以取代全局时钟发送源。
如果全球发送源很少应该选择这个选项。
3.点击<
建立触发时的参数。
每个ILA或ILA/ATC核都可以有多达16个分开的触发端口,这些触发端口可以独立设置。
独立的触发端口是由独立的信号和可以达1到256位的位流组成的总线。
每个触发端口与1-16个匹配的单元相连。
一个匹配的单元是一个与触发端口相连,被用于察觉触发端口上的事件的比较仪。
一个或多个匹配单元合并到一起可以形成全局的触发条件,这样就可以用来控制捕捉的数据。
不同或者相同的功能可以由触发端口匹配单元来完成,取决于匹配单元的类型。
ILA和ILA/ITC内核支持6种类型的匹配单元。
在这个实验中,你将建立一个ILA内核来触发一些UART控制信号。
4.设置如下ILA触发参数,然后点击<
触发输入和匹配单元的设置
●输入触发端口的数目:
3
TriggerPort
TriggerWidth
#MatchUnits
CounterWidth
MatchType
TRIG0
1
Disabled
basic
TRIG1
TRIG2
触发条件的设置
●使能触发时序:
Checked(这是允许你指定一个事件的发展使能触发)
●时序最大级别:
2
存储限制条件设定
●使能存储限制:
Checked(这是允许你指定哪些数据将在缓冲内部存储)
Figure6-5.SpecifytheTriggerParameters
最大数目的ILA内核可以存储在样本缓冲区的数据样本字叫做数据深度,数据深度决定了数据位宽的数量,作用于每个由ILA单元使用的RAM单元,。
最大数目的能捕捉的数据样本字决定了RAM区的数目和大小。
这些RAM区因装置的属性和密度而不同。
5.设置以下选项,点击<
∙DataDepth:
512
∙SampleOn:
Risingclockedge
∙DataSameasTriggerPort:
unchecked
∙DataWidth:
8
Figure6-6.SpecifyTriggerParameters
网络连接符允许你选择信号与ILA或ILA/ATC内核相连。
如果要使触发与数据分开,时钟,触发和数据则必须指定。
如果没有连接成功将显示红色。
Figure6-7.UnconnectedNetConnections
6.点击ModifyConnections
SelectNet对话框提供了一种简单的接口去选择网络连接到ILA,ILA/ATC或ATC2内核。
设计的层次结构可以使用Structure/Nets边旋转。
所有选择层次结构设计的网将出现在表格的左下方。
时钟信号和触发/数据信号符指明网络在设计和ILA内核的连接。
7.随着ClockSignals符在NetSelections下被选择,在列表中着重说明了clk55MHz,点击MakeConnections按钮连接设计中的时钟信号到ILA内核的时钟端口。
Figure6-9.Connecttheclock
8.点击TriggerSignals符,连接触发端口如下:
•TP0:
data_present(thissignalindicatesthatdataispresentintheuart_rxmodule
•TP1:
read_from_uart(inputtouart_rxthatindicatesthatareadoperationwilloccur)
•TP2:
write_to_uart(inputtouart_txthatindicatesthatawriteoperationwilloccur)
Figure6-10.ConnecttheTriggerPorts
9.点击DataSignals符,连接输出到控制器,到ILA内核的数据端,如Figure6-11所示,点击
<
OK>
:
Figure6-11.ConnectthePicoBlazeoutputport
10.你将注意到时钟,触发和数据端口在网络的连接下用黑色加粗了。
指示是有效的连接。
点击ReturntoProjectNavigator,保存文件。
Figure6-12.ConnectionbetweenDesignandILAcoreEstablished
指定Chipscope分析器选项步骤3
Chipscope-Pro分析器工具经ICON连接到ILA。
你能够配置你的装置,选
触发,建立控制台,捕捉数据,观看结果。
数据查看和触发可以用很多方式处理,提供了一个简单直接的界面来决定设计的功能。
使用分析器,你可以配置FPGA,指定相应的单元,建立触发的条件。
1.在进程中双击AnalyzeDesignUsingChipscope
2.连接下载电缆到PC并行端口和Spartan-3E板的JATG连接,给板子上电。
3.点击OpenCable/SearchJTAGChain按钮
Figure6-13.EstablishJTAGConnection
Spartan-3E板包含了三个装置在JATG链中:
Spartan-3Exc3s500e,PlatformFlashxcf04s,andCoolRunnerIIxc2c64a,冲击会检测到这些装置,在介绍寄存器(IR)长度和ID装置代码的同时列出这些装置的名字。
Figure6-14.ImpactDetectsDevicesinJTAGChain
4.点击<
。
点击xc3s500e装置,选择配置。
5.点击SelectNewFile,浏览工程目录,选择位流文件loopback.bit.点击<
.
ChipscopePro分析器界面包含四个部分:
●在上层分离面部分左边窗口的工程目录
●在底层分离面部分左边窗口的信号浏览器
●在窗口底部的信息窗格
●主要窗口区
Figure6-15.ChipscopeAnalyzerWindow
每个ChipscopeProILA,ILA/ATC,和IBA核都有自己的触发建立窗口,包含一个画的接口提供给使用者建立触发,在每个ChipscopePro内核的触发机制可以在运行的时间里进行修正不用编译设计。
对于触发机制有三个组成部分。
●匹配功能:
对于每个相应的单元定义匹配和比较值
●触发条件:
定义总体触发条件建立在一个二元的等值或者一个或多个匹配单元功能序列中。
●捕捉设置:
定义可以采集多少样本,多少个采集窗口,和这些窗口的触发位置
在这个设计中,你可以在PicoBlaze的输出端口建立触发来捕捉文字信息。
在输入viahyperterminal后。
6.进入File→Import,在工程目录中引入重要文件loopback_cs.cdc。
文件包含了触发和数据信号的网络名字,根据设计定义的。
7.指定匹配单元如下:
●Radix:
binary
●M0:
TriggerPort0(data_present):
Value1
●M1:
TriggerPort1(read_from_uart):
TriggerPort1(write_to_uart):
Figure6-16.SetuptheMatchUnits
8.在TriggerConditionEquation下点击field。
在Sequencer栏下选择以下的选项,产生等式M0→M1,点击<
Figure6-17.TriggerConditionEquation
9.检验StorageQualification区域,选择ANDEquation,检验M2,点击<
Figure6-18.StorageQualificationEquation
执行片上的查证步骤4
在接下来的步骤中,你将会输入一个包含.cdc文件,你将会执行一个片上的确认,仿真波形阅读器可以用来确认MAC设计的运行。
1.执行以下的操作生成一个8输出的信号总线。
●选择信号输出端口<
0>
到输出端口<
7>
●点击重要信号,选择AddtoBusNewBus生成新的output_port总线。
Figure6-19.CreateaBus
2.设置缓冲器深度为16
Figure6-20.SelectBufferDepth
3.点击ApplySettingsandArmTrigger按钮。
Figure6-21.ApplySettingsandArmTrigger
3.输入“Xilinx#1FPGA!
,查看Chipscope分析器的信息。
Buffersetupto
capture16samples
RightclickandsetRadixtoASCII
Figure6-21.VerificationResults
结论:
你插入一个ILA和ICON内核到PicoBlaze设计,在Chipscope分析器里建立触发条件,执行片上确认,在Chipscope-Pro分析器里分析波形。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验 chipscope 使用 芯片 调试
![提示](https://static.bdocx.com/images/bang_tan.gif)