数电概念与英语单词Word文档下载推荐.docx
- 文档编号:19825500
- 上传时间:2023-01-10
- 格式:DOCX
- 页数:12
- 大小:28.85KB
数电概念与英语单词Word文档下载推荐.docx
《数电概念与英语单词Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《数电概念与英语单词Word文档下载推荐.docx(12页珍藏版)》请在冰豆网上搜索。
反馈移位寄存器计数器+组合逻辑10
存储器10
ROM10
RAM10
Numbersystemsandcodes)
本部分包括的内容包括如下:
数制以及数制转换<
numbersystemandgeneralpositional-number-systemconversions)b5E2RGbCAP
a.、什么是按位计数制<
positional-number-system);
b、什么是二进制<
binary)、八进制<
octal)、十六进制<
hexadecimal)和十进制<
decimal),以及他们的表示方法;
p1EanqFDPw
c、以上四种按位计数制之间的相互转换<
conversions);
二进制运算,包括无符号的二进制运算和有符号的二进制运算<
additionandsubtractionofunsignedbinarynumbersandnegativenumbers)DXDiTa9E3d
a、无符号二进制运算的基本原则:
逢二进一<
addition)和借一当二<
subtraction);
b、无符号二进制运算:
乘法<
Multiplication)和除法<
Division)
c、原、补、反码<
signed-magnitude,2’-complement,1’-complement)——负数表式<
therepresentationofnegativenumbers)的方法——如何构建原补反三码以及他们之间的相互转换;
RTCrpUDGiT
d、补码的加法法则<
additionrules)和减法法则(subtractionrules>
——带符号的二进制加减;
5PCzVD7HxA
e、溢出<
overflow)判定;
编码<
coding)
a、格雷码<
graycode)
b、8421码<
8421BCDcode)
c、余三码<
excess-3code)——余三码是BCD码
d、2421——BCD
e、error-detectingcodes<
even-paritycode&
odd-paritycode)jLBHrnAILg
f、其他编码形式;
Digitalcircuits)
本部分内容包括如下:
逻辑信号与门电路<
logicsignalsandgates)——各种门的符号以及逻辑原理
逻辑电路<
logiccircuit)
a、cmos和三极管<
transistors)的理想开关模型;
b、cmos非门电路<
cmosinvertercircuit);
c、其他cmos门电路的构建——三个原则:
nmos和pmos互补<
complement),nmos串联则pmos并联,nmos并联则pmos串联——nmos串联构成与操作,nmos并联构成或操作——输出带非<
inversion)号<
如果实现不带非号输出的逻辑,则需先设计带非号的逻辑输出,然后再级联一个基本反相器basiccmosinvertercircuit);
xHAQX74J0X
相关参数的讨论——多数参数都要分别讨论高低电平下的情况
a、正逻辑<
positivelogic)和负逻辑<
negativelogice)
b、逻辑电平<
logiclevels)的定义;
c、噪声容限<
noisemargins);
d、阻性负载<
resistiveloads)下的讨论:
扇入<
fan-in)、扇出<
fan-out)以及灌电流<
sinkingcurrent)和提供电流<
sourcingcurrent)的基本概念;
LDAYtRyKfE
e、非理想输入<
nonidealinputs)下的讨论:
负载效应<
effectsofloading)和未用输入端<
unusedinputs)的处理;
Zzz6ZB2Ltk
f、容性负载<
capacitiveloads)下的讨论:
转换时间<
transitiontime)和传播延迟<
propagationdely);
dvzfvkwMI1
g、功率<
power)
cmos的其他输入输出结构<
othercmosinputandoutputstructuers)——工作原理以及符号;
rqyn14ZNXI
a、输入结构:
施密特触发输入<
schmitt-triggerinput);
b、输出结构:
传输门<
transmissiongates)、三态输出<
three-stateoutputs:
H(1>
.L(0>
.Hi-Z)、漏极开路输出<
open-drainoutputs:
ODgates)EmxvxOtOco
逻辑系列<
logicfamily)
Combinationallogiccircuit)
逻辑代数(logicalgebra,booleanalgebra,dualityalgebra>
SixE2yXPq5
a、逻辑代数的基本公理<
axioms)和定理<
theorems)
b、利用逻辑代数化简——主要利用吸收定理<
coveringtheorem>
和一致率<
consensustheorem);
6ewMyirQFL
c、对偶性原理<
principleofduality)<
正逻辑与负逻辑之间时对偶关系)以及广义德摩根定理<
generalizedDeMorgan’stheorem)的应用——主要用来求非函数;
kavU42VRUs
d、香农定理<
shannon’sexpansiontheorems);
e、与或<
AND-OR)逻辑变成与非与非逻辑<
NAND-NAND)以及或与<
NOR-AND)逻辑变成或非或非逻辑<
NOR-NOR)的代数方法;
y6v3ALoS89
组合逻辑的定义以及描述方式——给定逻辑,可以用下面的方式表达出来
a、真值表<
truthtable)
b、卡诺图<
Karnaugh-map)
c、逻辑表达式<
logicexpression,logicfunction)
d、定时图<
timingdiagrams)
e、逻辑图<
logicdiagrams)
f、逻辑描述<
logicdescription)
卡诺图化简<
minimizationoflogicfunctionusingk-maps)
a、逻辑函数的标准型<
standardrepresentations)与真值表(truthtables>
和卡诺图(k-maps>
之间的关系:
最小项<
minterm)、最大项<
maxterm)、最小项列表<
mintermlist)、最大项列表<
maxtermlist)、和之积<
productofsumsexpression,or-and)、积之和<
sumofproductsexpression,and-or)、标准项<
normalterm)的概念以及它们和真值表,卡诺图之间的关系;
M2ub6vSTnP
b、构架卡诺图
c、利用卡诺图实现最小和<
minimizingsumsofproducts):
圈1圈;
d、利用卡诺图实现最小积<
minimizingproductsofsums):
圈0圈;
e、一些基本概念在卡诺图化简中的应用以及主蕴含项定理<
prime-implicanttheorem):
隐含关系<
imply),蕴含项<
implicant),主蕴含项<
prime-implicant),质主蕴含项<
essentialprimeimplicants),次质主蕴含项<
secondaryessentialprimeimplicant),奇异1单元<
distinguished1-cell)。
0YujCfmUCw
f、带无关输入<
don’tcare)组合的逻辑函数的卡诺图化简;
组合逻辑器件——功能描述,引脚定义,真值表<
功能表)
a、与<
and)、或(or>
、非(not>
基本门以及与非(nand>
或非(nor>
等复合逻辑门;
b、异或门(xor>
以及异或非门(xnor>
——实现等值比较或者奇偶性判定的电路;
c、三态门(three-stategates>
电路以及分时总线<
bus)的实现
d、二进制译码器<
binarydecoders):
’139和‘138
e、二进制编码(binaryencoders>
以及优先编码(priorityencoders>
原理:
‘148eUts8ZQVRd
f、多路复用器(multiplexer>
:
‘151
g、数值比较器(magnitudecomparators>
‘85
h、加法器(fulladders>
以及先行进位(carry-lookaheadadders>
概念:
‘283sQsAEJkW5T
组合逻辑分析(combinational-circuitanalysis>
a、基于门电路的组合逻辑分析:
电路图(logicdiagram>
——真值表——逻辑表达式(logicexpression>
——定时图(timingdiagram>
——逻辑描述(logicdescription>
等GMsIasNXkA
b、静态冒险(statichazard>
分析与消除:
静态1冒险(static1hazard>
和0冒险(0hazard>
,卡诺图判断冒险以及消除冒险TIrRGchYzg
c、基于组合逻辑功能器件的分析:
依据各个器件的逻辑输出去判定电路的逻辑功能;
组合逻辑设计(combinational-circuitdesign>
a、圈到圈设计<
bubble-to-bubblelogicdesign)
b、基于门电路的设计——最小成本设计(minimumcostdesign>
逻辑抽象(logicabstraction>
——真值表——卡诺图化简——表达式输出——电路图;
7EqZcWLZNX
c、基于门电路的设计——最小风险设(minimumhazarddesign>
计:
逻辑抽象——真值表——卡诺图化简<
化简同时考虑到定时冒险的因素)——逻辑表达式——电路图;
lzq7IGf02E
d、利用译码器实现组合逻辑:
标准译码器芯片<
输出低电平有效)的每个输出都对应着一个最小项的非或者最大项。
zvpgeqJ1hk
e、利用多路复用器实现组合逻辑:
铭记多路复用器的输出公式;
f、编码器,比较器以及加法器不一定能实现一般组合逻辑电路,但是可以实现一些特定电路。
“特定”二字取决于该逻辑能不能与所选择的逻辑器件的输出函数建立联系?
NrpoJac3v1
组合逻辑要求总结
a、分析要求:
给定电路<
包括门或者MSI器件)可写逻辑表达式;
给定逻辑表达式或者电路图可以分析冒险;
给定逻辑电路和一定的延迟参数可以讨论或者分析输出延迟;
给定电路可以描述逻辑功能<
包括三态门以及异或门等);
1nowfTG4KI
b、设计要求1:
给出逻辑描述可以实现真值表<
或者卡诺图)的构建;
可以根据卡诺图实现最小成本的电路设计以及最小风险(hazard-free>
的设计;
fjnFLDa5Zo
c、设计要求2:
掌握常见MSI器件的逻辑定义以及基本功能<
binarydecoder;
binaryencoder;
multiplexer;
comparator;
fulladder);
掌握MSI的扩展<
级联)方法;
tfnNhnE6e5
d、设计要求3:
掌握各种MSI器件的输出函数,并可以根据它实现逻辑。
注意掌握有关降维<
dimensionalityreduction)的问题;
HbmVN777sL
Sequentiallogiccircuit)
双稳态器件和锁存器(Bistableelementsandlatch>
a、双稳态<
bistable)和亚稳态<
metastable)的概念。
b、锁存器<
latch)——无时钟,但是可以状态更新的时序逻辑器件
触发器<
Flip-Flop)
a、触发器作为逻辑器件的几个特点:
双稳态器件、时钟<
clock)以及时钟触发沿<
clocktick)、每个时钟周期中状态<
states:
theouputs(Q>
ofF-F)只随触发沿<
ringedgeorfallingedge=positiveedgeornegativeedge)的来临更新一次;
V7l4jRB8Hs
b、主从型触发器<
Mater/slaveFlip-Flops)——电平取样,在整个时钟高电平<
时钟高电平有效)或者整个低电平<
时钟低电平有效)进行状态取样,取样的结果延迟到下降沿<
时钟高电平有效)来临或者上升沿<
时钟低电平有效),实现状态更新<
statechange)——只能用于一些特殊用途如开关消抖<
switchdebouncing)等,较少应用于逻辑设计;
83lcPA59W9
c、边沿型触发器<
edge-triggeredFlip-Flop)——边沿取样以及状态更新。
取样发生于触发器来临前的一瞬间,其状态更新结果就取决于该时刻的输入,并在触发器来临的瞬间将状态更新。
利用边沿触发器来实现逻辑其状态更新方式简单,较之于主从型在逻辑应用中更为实际。
故现有触发器以及时序MSI器件,大都采用边沿型。
mZkklkzaaP
d、熟练掌握触发器的逻辑符号<
logicsymbol)、特征方程<
characteristicequation)、功能<
状态转移)表<
functionortransitiontable)、激励表<
excitationtable)、状态图表<
statediagramortable)、建立保持时间<
setup/holdtime)以及定时图<
timingdiagram)、扫描触发器<
scanflip-flop)等概念;
AVktR43bpw
e、掌握带同步使能<
clockenable)或者异步预置<
asynchronousinput)的触发器的应用。
ORjBnOwcEd
f、触发器的功能转换,即用一个触发器实现另外一种触发器的功能:
可以理解为一个一位<
abit)状态机<
statemachine)或者是一个双稳态器件<
bistableelement)的设计;
2MiJTy0dTT
g、详情可参考《触发器的知识整理》
基于触发器和门电路的时钟同步状态机的分析<
clockedsynchronousstate-machineanalysis)gIiSpiue7A
其步骤如下:
a、Mealy机还是moore机的判定:
二者区别于输出,如果输出与输入无关则为moore机,反之,则为mealy机;
uEh0U1Yfmh
b、写出激励方程——各个触发器的输入方程;
c、将上述激励方程代入到各个触发器的特征方程,写出状态转移方程<
statetransitionequation),又叫次态方程或者状态方程,该方程是即刻输入和现态的函数,输出的是次态。
每个触发器的输出对应一位<
abit)状态机的状态输出;
IAg9qLsgBX
d、写出输出方程<
outputequation);
e、依据以上的状态转移方程和输出方程,可以依需要完成如下的状态机描述方式:
转移/输出表<
transition/outputtable)、状态/输出表<
state/outputtable)、状态图<
statediagram)、定时图<
timingdiagram)——强调的是以上的描述,mealy机和moore机的表现方式有所不同,注意区分;
WwghWvVhPE
f、能够理解以及应用转移表达式<
transitionexpression)来构建状态图;
以及掌握状态图的互斥性<
mutualexclusion)和完备性<
allinclusion)的概念;
asfpsfpi4k
基于触发器和门电路的同步状态机设计<
clockedsynchronousstate-machinedesiagn)ooeyYZTjj1
其设计步骤如下:
d、确立状态——需要思考的一个环节——注意用mealy机和用moore所确立出的状态以及后续的相关设计过程都会有所区别;
BkeGuInkxI
e、状态/输出表的构建;
f、状态化简<
stateminimization)——方法参见课件
g、状态编码<
stateassignment)——把设计的状态名用二进制进行编码
h、转移/输出表<
transition/outputtable)
i、激励/输出表<
excitation/outputtable)——根据转移输出表和所选择触发器的激励表共同确定;
PgdO0sRlMo
j、激励方程<
excitationequation)——求出了各个触发器的输入方程;
k、输出方程——求出了状态机的输出
l、电路图<
circuitorlogicdiagram)以及根据需要进行的相关状态风险<
risk)的讨论;
3cdXwckm15
数据检测器的设计<
designofserialdatadetectors)
设计方法一
基于触发器和门电路的设计。
其步骤与上述同步状态机相同。
关键在于状态的确立,有如下的方法,以检测序列10010为例:
1、可以以近五个脉冲的输入作为一个状态,这样就确定了32个状态,再将之化简——该方法一般适用于检测序列长度小于等于3的情况;
h8c52WOngM
2、以序列为检测位数逐位确立状态,以10010为例,可以这样确立状态:
S0<
检测到一个“0”,即没有进入检测)、S1<
检测到一个“1”,即进入检测)、S2<
检测到“10”)、S3<
检测到“100”)、S4<
检测到“1001”)、S5<
检测到“10010”)共6个状态,再构建图表进行状态化简;
<
注意,当输入为0时,如果是连续监测,S5次态应该回到S3;
如果是不连续监测,则应该回到S0;
)v4bdyGious
3、注意,利用mealy机或者moore机实现,其构建状态图表有所区别,一般利用mealy设计的状态比moore的要少;
J0bm4qMpJ9
4、检测有连续与非连续检测两种形式,其状态设计过程有所不同;
例外对于处理多个串行序列同时检测的问题,其思想仍旧为上面所论,只是讨论状态转移是,涉及到的因素更多,需谨慎;
XVauA9grYP
5、详情请参见课件;
设计方法二
利用移位寄存器芯片,例如‘194的串/并转换特性来实现串行序列检测器。
第一步,选择或者构建与序列长度相同位数的移位寄存器;
第二步,将序列输入信号接到移位寄存器的串行输入处;
第三步,通过组合逻辑,将移位寄存器并行输出进行译码,将带检测序列,比如上例中的‘10010’信号解读出来;
bR9C6TJscw
注意
数据检测其可以做如下区分。
其设计状态会有所不同。
1、Mealyormoore
2、数据检测可以分为可重叠<
overlop),不可重叠,或者连续<
continuous)检测,不连续检测两种;
其设计状态图有所不同。
注意区分;
pN9LBDdtrd
3、可分为单组数据检测与多组数组检测两种;
counter)
计数器的一些基本概念
状态循环圈<
statecycle)、模m<
modulo-m)、计数方式、m分频<
divide-by-m)、多余状态<
extrastate)、行波计数器<
ripplecounters——asynchronouscounters)和同步计数器<
synchronouscounters)等DJ8T7nHuGT
基于74163的设计和分析
a、引脚定义
b、74163为二进制计数器<
binarycounter)
c、同步清零<
CLR-L)与同步预置<
LD-L)
d、ENP与ENT以及和RCO的关系
e、时序图
利用74163实现其他的二进制计数器
a、如果该二进制计数器状态循环圈为标准芯片中的M状态直接跳变到‘0’状态,则可在M状态时令CLR-L有效。
这个清零动作会在这个状态结束也就是下个触发沿来临时完成;
QF81D7bvUA
b、如果该二进制计数器为标准芯片计数器中M状态直接跳变到N状态,则可以在M状态时令LD-L有效,并将DCBA设置成N的状态值。
这个预置动作会在M状态结束即下个触发沿来临时完成;
4B7a9QFw9h
c、如果该二进制计数器为标准芯片计数器中的‘15’状态跳变到M状态,则可利用RCO输出。
应为RCO为高电平有效,所以需加非门介入到LD端,并将DCBA预置到M的状态值。
这个预置动作会在状态‘15’结束后的触发沿来临时完成;
ix6iFA8xoX
d、还可以利用RCO实现多个74163的级联;
e、标准的做法是无论构建卡诺图以求上述几个引脚的输入。
一个简单的做法是,将要讨论的状态转换成<
比如a和b中的状态M)转换成二进制数,择其为‘1’的位数所对应的状态变量,构建一个与非门接到CLR或者LD端。
wt6qbkCyDE
f、详情请参见课件
利用74163实现其他计数方式的计数器
a、将74163变成与待求计数器模数相同的二进制计数器;
b、将该二进制计数器作为组合逻辑的输入,待求二进制作为组合逻辑的输出,构建一个组合逻辑的翻译电路;
c、详情请参见课件——利用163实现环形计数器<
ringcounter)、扭环计数器<
Johnsoncounter)以及其他Kp5zH46zRk
sequencegenerators)
a、将74163变成与待求序列信号发生器序列长度相同的二进制计数器;
b、将该二进制计数器作为组合逻辑的输入,以待求逻辑的每一位对应一个计数状态,作为组合逻辑的输出,构建翻译电路。
Yl4HdOAA61
c、详情请参见课件
shift-registers)
移位寄存器的一些基本概念
CLK
CLR
S1
S0
LIN
RIN
A
B
C
D
QD
QC
QB
QA
寄存器的概念,移位寄存器基本输入输出结构等以及各引脚的定义
基于7494的设计和分析
利
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 概念 英语单词