VHDL程序练习题含答案Word格式.docx
- 文档编号:19779982
- 上传时间:2023-01-10
- 格式:DOCX
- 页数:49
- 大小:102.76KB
VHDL程序练习题含答案Word格式.docx
《VHDL程序练习题含答案Word格式.docx》由会员分享,可在线阅读,更多相关《VHDL程序练习题含答案Word格式.docx(49页珍藏版)》请在冰豆网上搜索。
=4;
ELSIFBCD_LED=”0011"
=”1001111”;
0100”THENLEDSEG〈="
1100110”;
ELSIFBCD_LED=”0101"
1101101"
0110”THENLEDSEG<
1111101"
0111"
0000111"
ELSIFBCD_LED=”1000”THENLEDSEG〈="
1111111"
ELSIFBCD_LED=”1001”THENLEDSEG〈=”1101111"
ELSELEDSEG〈=5;
ENDIF;
ENDPROCESS;
ENDBEHAVIOR;
(三)在下面横线上填上合适的语句,完成数据选择器的设计.
ALL;
ENTITYMUX16IS
PORT(D0,D1,D2,D3:
INSTD_LOGIC_VECTOR(15DOWNTO0);
SEL:
INSTD_LOGIC_VECTOR(6DOWNTO0);
Y:
OUTSTD_LOGIC_VECTOR(15DOWNTO0));
END;
ARCHITECTUREONEOFMUX16IS
WITH7SELECT
Y<
=D0WHEN"
00"
,
D1WHEN"
01”,
D2WHEN"
10”,
D3WHEN8;
END;
(四)在下面横线上填上合适的语句,完成JK触发器的设计.
说明:
设计一个异步复位/置位JK触发器,其真值表如下:
INPUT
OUTPUT
PSET
CLR
CLK
J
K
Q
1
X
不定
上升沿
翻转
保持
ENTITYJKFF1IS
PORT(PSET,CLR,CLK,J,K:
INSTD_LOGIC;
Q:
OUTSTD_LOGIC);
ENDJKFF1;
ARCHITECTUREMAXPLDOFJKFF1IS
SIGNALTEMP:
STD_LOGIC;
PROCESS(PSET,CLR,CLK)
IF(PSET='
0'
ANDCLR=’1’)THENTEMP<
=’1’;
ELSIF(PSET='
ANDCLR=’0'
)THENTEMP<
='
ELSIF(PSET=’0'
)THENNULL;
9(CLK’EVENTANDCLK='
)THEN
10(J=’0’ANDK=’0'
)THENTEMP<
=TEMP;
ELSIF(J='
0’ANDK=’1’)THENTEMP〈='
ELSIF(J=’1'
ANDK=’0'
=’1'
ANDK=’1’)THENTEMP<
=11;
ENDIF;
ENDPROCESS;
=TEMP;
END;
(五)在下面横线上填上合适的语句,完成计数器的设计.
设电路的控制端均为高电平有效,时钟端CLK,电路的预置数据输入端为4位D,计数输出端也为4位Q,带同步始能EN、异步复位CLR和预置控制LD的六进制减法计数器。
LIBRARYIEEE;
USEIEEE。
STD_LOGIC_1164。
USEIEEE.STD_LOGIC_ARITH.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYCNT6IS
PORT(EN,CLR,LD,CLK:
D:
Q:
OUTSTD_LOGIC_VECTOR(3DOWNTO0));
ENDCNT6;
ARCHITECTUREBEHAOFCNT6IS
SIGNALQTEMP:
STD_LOGIC_VECTOR(3DOWNTO0);
PROCESS(CLK,CLR,LD)
BEGIN
IFCLR='
1’THENQTEMP〈=”0000”;
--CLR=1清零
ELSIF(CLK’EVENTANDCLK='
1’)THEN—-判断是否上升沿
IFLD=’1'
THENQTEMP<
=12;
——判断是否置位
ELSIFEN='
THEN——判断是否允许计数
IFQTEMP=”0000”THENQTEMP<
=13;
-—等于0,计数值置5
ELSEQTEMP<
=14;
-—否则,计数值减1
ENDIF;
Q〈=QTEMP;
ENDBEHA;
(六)在下面横线上填上合适的语句,完成状态机的设计。
设计一个双进程状态机,状态0时如果输入”10”则转为下一状态,否则输出"
1001”;
状态1时如果输入”11”则转为下一状态,否则输出”0101”;
状态2时如果输入”01"
则转为下一状态,否则输出"
1100”;
状态3时如果输入”00”则转为状态0,否则输出”0010”.复位时为状态0.
STD_LOGIC_1164.ALL;
ENTITYMOORE1IS
PORT(DATAIN:
INSTD_LOGIC_VECTOR(1DOWNTO0);
CLK,RST:
Q:
OUTSTD_LOGIC_VECTOR(3DOWNTO0));
ARCHITECTUREONEOFMOORE1IS
TYPEST_TYPEIS(ST0,ST1,ST2,ST3);
——定义4个状态
SIGNALCST,NST:
ST_TYPE;
-—定义两个信号(现态和次态)
SIGNALQ1:
REG:
PROCESS(CLK,RST)—-主控时序进程
IFRST='
THENCST<
=15;
--异步复位为状态0
ELSIFCLK'
EVENTANDCLK=’1’THEN
CST<
=16;
-—现态=次态
ENDIF;
COM:
PROCESS(CST,DATAIN)
CASECSTIS
WHENST0=>
IFDATAIN="
10”THENNST〈=ST1;
ELSENST〈=ST0;
Q1<
=”1001”;
WHENST1=>
11"
THENNST〈=ST2;
ELSENST<
=ST1;
0101”;
ENDIF;
WHENST2=>
IFDATAIN=”01”THENNST<
=ST3;
ELSENST〈=ST2;
=”1100”;
WHENST3=>
THENNST〈=ST0;
Q1〈=”0010”;
17;
Q〈=Q1;
(七)在下面横线上填上合适的语句,完成减法器的设计。
由两个1位的半减器组成一个1位的全减器
—-1位半减器的描述
ENTITYHALF_SUBIS
PORT(A,B:
DIFF,COUT:
OUTSTD_LOGIC);
ENDHALF_SUB;
ARCHITECTUREARTOFHALF_SUBIS
COUT<
=18;
——借位
DIFF〈=19;
-—差
—-1位全减器描述
ENTITYFALF_SUBIS
PORT(A,B,CIN:
DIFF,COUT:
ENDFALF_SUB;
ARCHITECTUREARTOFFALF_SUBIS
COMPONENTHALF_SUB
PORT(A,B:
INSTD_LOGIC;
DIFF,COUT:
ENDCOMPONENT;
20T0,T1,T2:
BEGIN
U1:
HALF_SUBPORTMAP(A,B,21,T1);
U2:
HALF_SUBPORTMAP(T0,22,23,T2);
=24;
END;
(八)在下面横线上填上合适的语句,完成分频器的设计.
说明:
占空比为1:
2的8分频器
STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED。
ENTITYCLKDIV8_1TO2IS
PORT(CLK:
CLKOUT:
OUTSTD_LOGIC);
ENDCLKDIV8_1TO2;
ARCHITECTURETWOOFCLKDIV8_1TO2IS
SIGNALCNT:
STD_LOGIC_VECTOR(1DOWNTO0);
SIGNALCK:
PROCESS(CLK)
IFRISING_EDGE(25)THEN
IFCNT=”11"
THEN
CNT〈=”00”;
CK〈=26;
ELSECNT<
=27;
CLKOUT<
=CK;
(九)在下面横线上填上合适的语句,完成60进制减计数器的设计。
STD_LOGIC_UNSIGNED。
ENTITYCOUNTIS
PORT(CLK:
H,L:
OUTSTD_LOGIC_VECTOR(3DOWNTO0)
);
ENDCOUNT;
ARCHITECTUREBHVOFCOUNTIS
VARIABLEHH,LL:
STD_LOGIC_VECTOR(3DOWNTO0);
BEGIN
IFCLK'
EVENTANDCLK='
IFLL=0ANDHH=0THEN
HH:
=”0101"
LL:
=”1001"
ELSIFLL=0THEN
LL:
=28;
HH:
=29;
ELSE
=30;
H<
=HH;
L〈=LL;
ENDBHV;
(十)在下面横线上填上合适的语句,完成4-2优先编码器的设计。
ENTITYCODE4IS
PORT(A,B,C,D:
Y0,Y1:
ENDCODE4;
ARCHITECTURECODE4OFCODE4IS
SIGNALDDD:
SIGNALQ:
STD_LOGIC_VECTOR(31DOWNTO0);
DDD〈=32;
PROCESS(DDD)
IF(DDD(0)=’0'
)THENQ<
=”11"
ELSIF(DDD
(1)=’0’)THENQ<
=”10”;
ELSIF(DDD
(2)='
)THENQ<
=”01"
ELSEQ<
="
00”;
33;
Y1〈=Q(0);
Y0〈=Q
(1);
(十一)在下面横线上填上合适的语句,完成10位二进制加法器电路的设计。
STD_LOGIC_34.ALL;
ENTITYADDER1IS
PORT(A,B:
INSTD_LOGIC_VECTOR(9DOWNTO0);
COUT:
OUTSTD_LOGIC;
SUM:
OUTSTD_LOGIC_VECTOR(9DOWNTO0));
ARCHITECTUREJGOFADDER1IS
SIGNALATEMP:
STD_LOGIC_VECTOR(10DOWNTO0);
SIGNALBTEMP:
SIGNALSUMTEMP:
STD_LOGIC_VECTOR(35DOWNTO0);
ATEMP<
=’0’&A;
BTEMP<
&B;
SUMTEMP〈=36;
SUM<
=SUMTEMP(9DOWNTO0);
COUT〈=37;
ENDJG;
(十二)在下面横线上填上合适的语句,完成移位寄存器的设计.
8位的移位寄存器,具有左移一位或右移一位、并行输入和同步复位的功能.
STD_LOGIC_UNSIGNED.ALL;
STD_LOGIC_ARITH.ALL;
ENTITYSHIFTERIS
PORT(DATA:
INSTD_LOGIC_VECTOR(7DOWNTO0);
CLK:
SHIFTLEFT,SHIFTRIGHT:
RESET:
MODE:
INSTD_LOGIC_VECTOR(1DOWNTO0);
QOUT:
BUFFERSTD_LOGIC_VECTOR(7DOWNTO0));
ENDSHIFTER;
ARCHITECTUREARTOFSHIFTERIS
PROCESS
38(RISING_EDGE(CLK));
——等待上升沿
IFRESET='
THENQOUT<
00000000”;
—-同步复位
ELSE
CASEMODEIS
WHEN”01"
=>
QOUT〈=SHIFTRIGHT&39;
—-右移一位
WHEN"
10"
QOUT<
=QOUT(6DOWNTO0)&40;
-—左移一位
WHEN”11”=〉QOUT〈=41;
-—不移,并行输入
WHENOTHERS=〉NULL;
42;
ENDART;
(十三)在下面横线上填上合适的语句,完成计数器的设计。
设计一个带有异步复位和时钟使能的一位八进制加法计数器(带进位输出端)。
ENTITYCNT8IS
PORT(CLK,RST,EN:
CQ:
OUTSTD_LOGIC_VECTOR(43DOWNTO0);
COUT:
OUTSTD_LOGIC);
ENDCNT8;
ARCHITECTUREBEHAVOFCNT8IS
PROCESS(CLK,RST,EN)
44CQI:
STD_LOGIC_VECTOR(2DOWNTO0);
BEGIN
IFRST='
THENCQI:
=“000"
45CLK'
EVENTANDCLK=’1’THEN
IFEN=’1'
THEN
IFCQI<
”111"
THENCQI:
=46;
ELSECQI:
=47;
ENDIF;
IFCQI=”111”THENCOUT<
='
ELSECOUT〈='
CQ<
=CQI;
ENDPROCESS;
ENDBEHAV;
(十四)在下面横线上填上合适的语句,完成序列信号发生器的设计。
已知发送信号为"
10011010”,要求以由高到低的序列形式一位一位的发送,发送开始前及发送完为低电平。
ENTITYXULIEIS
PORT(RES,CLK:
ARCHITECTUREARCHOFXULIEIS
SIGNALREG:
STD_LOGIC_VECTOR(7DOWNTO0);
BEGIN
PROCESS(CLK,RES)
IF(CLK’EVENTANDCLK=’1'
IFRES='
Y〈=’0’;
REG〈=48;
--同步复位,并加载输入
ELSEY〈=49;
--高位输出
REG〈=50;
-—左移,低位补0
(十五)在下面横线上填上合适的语句,完成数据选择器的设计。
采用元件例化的设计方法,先设计一个2选1多路选择器,再使用3个2选1多路选择器构成一个4选1多路选择器。
——2选1多路选择器的描述
ENTITYMUX21IS
PORT(A,B,SEL:
Y:
ARCHITECTUREARTOFMUX21IS
Y〈=AWHENSEL='
—-4选1多路选择器的描述
ENTITYMUX41IS
PORT(A,B,C,D:
S1,S2:
Y:
OUTSTD_LOGIC);
ARCHITECTUREARTOFMUX41IS
COMPONENTMUX41
PORT(A,B,SEL:
51Y1,Y2:
STD_LOGIC;
U1:
MUX21PORTMAP(A,B,S1,52);
MUX21PORTMAP(C,D,52,Y2);
MUX21PORTMAP(Y1,Y2,54,Y);
(十六)在下面横线上填上合适的语句,完成8位奇偶校验电路的设计。
ENTITYPCIS
PORT(A:
INSTD_LOGIC_VECTOR(7DOWNTO0);
Y:
OUTST
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VHDL 程序 练习题 答案